发布时间 : 星期二 文章数字电路实验指导书更新完毕开始阅读070d496daf1ffc4ffe47ac39
实验二 组合逻辑电路（一）
一、实验目的
加深理解用SSI(小规模数字集成电路)构成的组合逻辑电路的分析与设计方法。 二、预习要求
1．按设计步骤，根据所给器件设计实验内容1、2的逻辑电路图。 2，弄懂图5.16.3的工作原理与设计思想。
3．在附录C中查出74LS00和74LS10的外引线排列图。 三、实验说明
组合逻辑电路是最常见的逻辑电路之一，其特点是在任一时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。 组合逻辑电路的设计步骤如图5.16.1所示，先根据实际的逻辑问题进行逻辑抽象，定 义逻辑状态的含意，再按照给定事件因果关系列出逻辑真值表。然后用卡诺图或代数法化简，求出最简逻辑表达式。用给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。
值得注意的是，这里所说的“最简”，是指电路所用的器件数最少，器件的种类最少，而且器件之间的连线也最少。
若已知逻辑电路，要分析电路功能，则分析步骤为：由逻辑图写出各输出端的逻辑表达式；列出真值表；根据真值表进行分析；确定电路功能。 四、实验内容
1．设计一个能判断一位二进制数A与B大小的比较电路。画出逻辑图(用L1、L2、L3分别表示三种状态，即L1(A>B)，
L2(A 表5.16.1 2．设A、B为数据选择控制端，Dl、D2、D3为数据输入端，L为输出端，试设计一具有表5.16.2所示功能的数据选择器。设A、B接至数据开关，D1接至高电平，D2、D3分别接至50Hz方波和正弦波(或其它可区别又便于观测的信号电压)，试用手拨动数据开关，改变A、B状态，用示波器观测并记录输出端L的波形。 3.设有一个监视交通信号灯工作状态的逻辑电路如图5.16.3(a)所示(图5.16.3(b)为四输人与非门74LS20外引线排列图)。图中用R、Y、G分别表示红、黄、绿三个灯(即一组灯)的状态，并规定灯亮时为1，不亮时为0。用L表示故障信号，正常工作时L为0，发生故障时L为1。试分析R、G、Y出现哪五种状态时，要求逻辑电路发出故障信号(L为1)。 按图5.16.3(a)接线(若无四输入与非门，请用其它与非门适当组合代替)，验证理论分析结果，并记入表5.16.3中。 图5.16. 3 监视交通信号灯工作状态的逻辑电路及74LS20管脚图 (a)逻辑电路 (b)74LS20 外引线排列图 五、实验报告要求 1．列出实验内容l、2、3记录的数据和波形，并加以总结。 2．总结数据选择器的作用及设计方法。 六、思考题 有同学用完好的7412(OC门)代替74LSl0组装实验电路，发现无输出，试分析原因：7412外引线排列与74LSl0相同。 七、注意事项 TTL与非门多余的输入端可接高电平，以防引入干扰。 八、实验元、器件 集成块 74LS00 2片 74LS10 2片 74LS20 1片 2 实验三 组合逻辑电路（二） 一、实验目的 1．了解编码器、译码器、数据选择器等中规模数字集成电路(MSI)的性能及使用方法； 2．用集成译码器和数据选择器设计简单的逻辑函数产生器。 二、预习要求 I．在附录C中查出74LSl48、74LS04、74LS48及74LS283的外引线排列图和功能表。 2．按实验内容2、3的要求，设计并画出逻辑电路图。 3．弄懂图5.16.4的工作原理。 三、实验原理 1．编码、译码、显示原理电路如图5.16.4所示。该电路由8线—3线优先编码器 74LSl48、4线—七段译码器/驱动器74LS48、反相器74LS04和共阴极七段显示器等组成。 表5.16.4：74LS151功能表 图5.16.4 编码、泽码、显示电路原理图 2．数据选择器的典型应用之一——逻辑 函数产生器 八选一数据选择器74LS151的外引线排列图和功能表分别如图5.16.5和表5.16.4所示。 由表5.16.4可以看出，当选通输入端ST=0时，Y是A2、A1、A0和输人数据D0～D7的与或函数，它的表达式 为 (5.16.1) 式中mi是A2、A1、A0构成的最小项，显然当Di=1时，其对应的最小项mi在与或表达式中出现。 当Di=0时，对应的最小项就不出现。利用这一点，可以实现组合逻辑函数。 将数据选择器的地址选择输入信号A2、A1、A0作为函数的输入变量，数据输入D0～D7作为控制信号，控制各最小项在输出逻辑函数中是否出现，选通输入端ST始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。 例如，利用八选一数据选择器产生逻辑函数L=ABC+ABC+ABC+ABC+ABC， 可以将此函数改成下列形式 L=m0D0+m2D2+m5D5+m6D6+m7D7 (5.16.2) 式(5.16.2)符合式(5.16.1)的标准形式。考虑到式中没有出现最小项m1、m3、m4，因而只有D0=D2=D5=D6=D7=1，而D1=D3=D4=O。由此可画出该逻辑函数产生器的逻辑图如图5.16.6所示。 3．3线-8线译码器用于逻辑函数产生器和数据分配器 3线-8线译码器74LSl38的外引线排列图和逻辑功能表分别如图5.16.7和表5.16.5所示。 3 图5.16.6 用74LSl51构成逻辑函数产生器 图5.16.7 74LSl38外引线排列图 由图5.16.7和表5.16.5可以看出，该译码器有三个选通端：STA、STB和STC，只有当STA=1，STB=0、STC=0同时满足时，才允许译码，否则就禁止译码。设置多个选通端，使得该译码器能被灵活地组成各种电路。在允许译码条件下，由功能表5.16.5可写出 若要产生图5.16.6所示的逻辑函数，则只要将输入变量A、B、C分别接到A2、A1、A0端，并利用摩根定律进行变换，可得 由此可画出其逻辑图如图5.16.8所示。 此外，这种带选通输入端的译码器又是一个完整的数据分配器，如果把图5.16.7中的STA作为数据辅入端，而将A2、A1、A0作为地址输入端，则当STB=STC=0时，从STA端来的数据只能通过由A2、A1、A0所确定的一根输出线送出去。例如，当A2A1A0=100时，STA的状态将以反码形式出现在Y4输出端。 4