发布时间 : 星期一 文章数字电路实验指导书更新完毕开始阅读070d496daf1ffc4ffe47ac39
74LS48具有以下特点：
(1)消隐(灭灯)输入BI低电平有效。当BI=0时，不论其余输入状态如何，所有输出为零，数码管七段全暗，无任何显示。可用来使显示的数码闪烁，或与某一信号同时显示。译码时，BI=1。
(2)灯测试(试灯)输入LT低电平有效。当LT=0(BI/RBO=1)时，无论其余输入为何状态，所有输出为l，数码管七段全亮，显示数字8。可用来检查数码管、译码器有无故障。译码时，LT=1。
3．显示器
显示器采用七段发光二极管显示器，它可直接显示出译码器输出的十进制数。七段发光显示器有共阳接法和共阴接法两种。共阳接法就是把发光二极管的阳极都连在一起接到高电平上，与其配套的译码器为74LS46，74LS47；共阴接法则相反，它是把发光二极管的阴极都连在一起接地，与其配套的译码器为74LS48，74LS49。七段显示器的外引线排列图、共阴接法以及数字符号显示如图5.18.9(a)、(b)、(c)所示。
如果输入的频率较高时，显示器所显示的数字可能出现混乱或很快改变结果，这时，可在计数器后面加一级锁存器(如74LS273，八D触发器)。如果显示器所显示的数字暗淡，可加一级缓冲器(如74LS07，74LS17)或射随器来提升电流。
本实验还用到CMOS四2输入与非门CD4011一片。其外引线排列图见实验一。
四、实验内容 1．测试74LS161的逻辑功能(计数、清除、置数、使能及进位等)。CP选用手动单次脉冲或1Hz正方波。输出接发光二极管LED显示。
2．按图5.18.5组装十进制计数器，并接入译码显示电路(各集成芯片之间的连线自画)。时钟脉冲选择1Hz正方波。观察电路的计数、译码、显示过程。
13
3．将1Hz方波改为1kHz正方波，用示波器分别观测十进制计数器Q0、Q1、Q2、Q3的输出波形以及CP的波形，比较它们的时序关系。
4．设计并组装六十进制计数器。要求当十位数字为0时，十位显示器不显示0。 五、实验报告要求
1．画出十进制计数、译码、显示电路中各集成芯片之间的连接图。
2．用坐标纸对应时间轴，画出十进制计数器CP、Q0、Q1、Q2、Q3五个波形的波形图，标出周期，并比较它们的时序关系。 六、思考题
1．用示波器观察CP、Q3～Q0波形时，要想正确观察波形的时序关系，应选择什么触发方式?如果选用外触发方式，则应选哪个电压作为外触发电压?
2．当计数器做加法计数时，要想观察到正确的输出波形，必须对示波器的触发斜率有正确的选择，你认为触发斜率旋钮应置(+)?还是(—)，做减法计数时，该旋钮应置(+)?还是(—)?为什么?
七、注意事项
1．计数器(74LS161和与非门CD4011)闲置的输入端不能悬空。
2．检查显示器各段好坏时，可与译码器74LS48连接后，用LT=0来实现，也可由电源+5V接470电阻限流后接到显示器各段检查。 八、实验元、器件
计数器 74LS161 2片，译码器 74LS48 2片，共阴七段显示器 2片， 四2输入与非门 CD4011 1片
14
实验六 移位寄存器
一、实验目的
1．掌握移位寄存器74LSl94的逻辑功能。
2．学习三态门74LS125，计数器74LS93和译码器74LS138的使用。 3．进—步掌握用示波器观察多个波形时序关系的方法。 二、预习要求
1．了解移位寄存器74LS194、二—八进制计数器74LS93、3线—8线译码器 74LSl38以及三态门74LS125的逻辑功能。
2．自拟实验步骤和电路，画出图5.20.1所示串行移位电路的具体接线图。 3．改画图5.20.5使之产生四个节拍Y0～Y3。
三、实验原理与参考电路
图5.20.1所示电路可将预置的二进制数D3D2D1D0，在时序脉冲的控制下，经三态门后，串行移位输入到移位寄存器，并行输出至LED显示。该电路主要由三部分组成： 1．移位寄存器
我们选用移位寄存器 74LS194。它是4位双向移位寄存器，最高时钟频率为36MHz。它具有并行输入、并行输出，左移和右移的功能。这些功能均通过模式控制端M1、M0来确定。详见表5.20.1。在D0D1D2D3端送入4位二进制数，并使M1=M0=1时，该4位二进制数同步并行输入至寄存器。当CP到来后，在CP上升沿的作用下，4位二进制数并行输出；若M1=0，
M0=1，则该4位二进制数被串行送入到右移数据输入端DSR，在CP上升沿作用下，同步右移；若M1=1， M0=0，数据同步左移；若M1=M0=0，寄存器保持。
15
74LS194的外引线排列图如图5.20.2所示。其功能表如表5.20.2所示。
d0～d3--D0～D3端的稳态输入电平Q00、Q10、Q30--规定稳态输入条件建立前Q0、Q1、Q2、Q3的电平Q0n、Q1n、Q2n、Q3n——时钟上升沿↑ 前Q0、Q1、Q2、Q3的电平 2．三态门74LS125
74LS125为4个总线缓冲门，是实现三种输出状态的电路。这三种状态为逻辑1、逻辑0和浮空状态(高阻状态)。当使能端EN为高电平时，输出断开(禁止)，而EN为低电平时，输出等于输入。其延迟时间为8ns。74LS125的外引线排列图和真值表分别见图5.20.3和表5.20.3。
3．时序脉冲产生器
时序脉冲产生器也称节拍脉冲产生器，是计算机及通信设备经常使用的一种逻辑部件。它具有多个输出端，在这些输出端上能按一定的时间顺序逐个地出现节拍控制脉冲。时序脉冲产生器一般分为两类：一类是移位寄存器型，另一类是计数译码型。图5.20.4所示是由74LS194构成的移位寄存器型环形计数器。在循环前，先使M1=M0=1，让预置数并行置入，然后再改变M1、M0的电平，使预置数左循环或右循环。例如，当图5.20.4接成右循环状态时，假设预置数为0111，则环形计数器的有效时序为0111→1011→1101→1110，然后又回到0111。该环形计数器的缺点是，循环前必须要预置一个初始状态。
图5.20.5是计数译码型时序脉冲产生器。它是由计数器 74LS93和译码器74LS138组成的。
16