发布时间 : 星期日 文章计算机组成原理试卷及答案 - (2) - 图文更新完毕开始阅读07b591c4a1c7aa00b52acbd3
6 10 10 10 OP D1 D2 D3 OP:操作码6位
D1 ：第一操作数地址，10位 D2 ：第二操作数地址，10位 D3 ：第三操作数地址，10位
6. 所谓存储器堆栈，是把存储器的一部分用作堆栈区，用SP表示堆栈指示器，
MSP表示堆栈指示器指定的存储器的单元，A表示通用寄存器。 入栈操作可描述为（A）→MSP,(SP-1)→SP 出栈操作可描述为（SP+1）→SP,(MSP)→A 7．三总线结构如下图所示：
系统总线 内存总线 内存 IOP（通道） CPU I/O总线 图C1.2 I/O接口 I/O接口 8．解：刷存所需带宽=分辨率×每个像素点颜色深度×刷新速率，故刷存带宽为：
1024×768×3B×72/s=165888KB/s=162MB/s.
2011-2012计算机组成原理试题及答案
一、填空题：（每空1分，共15分）
1、原码一位乘法中，符号位与数值位（ ），运算结果的符号位等于（ ）。 2、码值80H：若表示真值0，则为（ ）码；若表示真值―128，则为（ ）码。 3、微指令格式分为（ ）型微指令和（ ）型微指令，其中，前者的并行操作能力比后者强。
4、在多级存储体系中，Cache存储器的主要功能是（ ）。
5、在下列常用术语后面，写出相应的中文名称：VLSI( ), RISC( ), DMA( ), DRAM( )。
6、为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括（ ），（ ）（ ）。
7、从计算机系统结构的发展和演变看，近代计算机是以（ ）为中心的系统结
41
构。
二、单项选择题：（每题2分，共40分）
1、寄存器间接寻址方式中，操作数处于（ ）中。
A、通用寄存器 B、主存 C、程序计数器 D、堆栈 2、CPU是指（ ）。
A、运算器 B、控制器
C、运算器和控制器 D、运算器、控制器和主存
3、若一台计算机的字长为2个字节，则表明该机器（ ）。 A、能处理的数值最大为2位十进制数。 B、能处理的数值最多由2位二进制数组成。
C、在CPU中能够作为一个整体加以处理的二进制代码为16位。 D、在CPU中运算的结果最大为2的16次方 4、在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。 A、基数 B、尾数 C、符号 D、阶码 5、控制器的功能是（ ）。
A、产生时序信号 B、从主存取出一条指令 C、完成指令操作码译码 D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。
6、虚拟存储器可以实现（ ）。 A、提高主存储器的存取速度
B、扩大主存储器的存储空间，并能进行自动管理和调度 C、提高外存储器的存取周期 D、扩大外存储器的存储空间 7、32个汉字的机内码需要（ ）。
A、 8字节 B、64字节 C、32字节 D、16字节 8、相联存储器是按（ ）进行寻址的存储器。 A、地址指定方式 B、堆栈指定方式
C、内容指定方式 D、地址指定方式与堆栈存储方式结合 9、状态寄存器用来存放（ ）。
A、算术运算结果 B、逻辑运算结果
C、运算类型 D、算术逻辑运算指令及测试指令的结果状态 10、在机器数（ ）中，零的表示形式是唯一的。
A、原码 B、补码 C、补码和移码 D、原码和反码 11、计算机的存储器采用分级方式是为了（ ）。
A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾 C、保存大量数据方便 D、操作方便 12、有关Cache的说法正确的是（ ）。
A、只能在CPU以外 B、CPU内外都可以设置Cache
C、只能在CPU以内 D、若存在Cache，CPU就不能再访问主存 13、在定点二进制运算中，减法运算一般通过（ ）来实现。 A、原码运算的二进制减法器 B、补码运算的二进制减法器 C、补码运算的十进制加法器 D、补码运算的二进制加法器 14、堆栈常用于（ ）。
A、数据移位 B、程序转移 C、保护程序现场 D、输入、输出
42
15、计算机系统的层次结构从内到外依次为（ ）。
A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软件 C、系统软件、应用软件、硬件系统 D、应用软件、硬件系统、系统软件 16、一个指令周期通常由（ ）组成。
A、若干个节拍 B、若干个时钟周期 C、若干个工作脉冲 D、若干个机器周期
17、在计算机系统中，表征系统运行状态的部件是（ ）。
A、程序计数器 B、累加计数器 C、中断计数器 D、程序状态字
18、某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是（ ）。
A、4 B、 5 C、6 D、7 19、某一SRAM芯片，其容量是1024×8位，除电源和接地端外，该芯片引脚的最小数目是（ ）。
A、20 B、22 C、 25 D、 30
20、下面尾数（1位符号位）的表示中，不是规格化尾数的是（ ）。 A、010011101 （原码） B、110011110（原码） C、010111111 （补码） D、110111001（补码） 三、简答题：（每题5分，共10分）
1、Cache与主存之间的地址映像方法有哪几种？各有何特点？ 2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？ 四、综合题：（共35分） 1、（本题7分）某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：
（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数×字长）？（4分）
（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？（3分） 操作控制字段 判别测试字段 下址字段 2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为： 阶符（1位） 阶码（3位） 数符（1位） 尾数（4位） 则按上述浮点数的格式： （1）若（X）10=22/64，（Y）10= —2.75，则求X和Y的规格化浮点数表示形式。（6分）
（2）求[X+Y]浮（要求用补码计算，列出计算步骤）（6分） 3、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问： （1）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最
43
大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6分） （2）若为该机配备2K×8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H，则该地址可映像到Cache的哪一组？（4分） （3）若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。试画出SRAM与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。（6分）
计算机组成原理试题及答案
一、单项选择题：（每题1分，共20分）
1、目前我们所说的个人台式商用机属于 。
A、巨型机 B、中型机 C、小型机 D、微型机 2、下列数中最大的数是 。 A、（10011001）2 B、（227）8 C、（98）16 D、（152）10 3、在小型或微型计算机里，普遍采用的字符编码是 。
A、 BCD码 B、 16进制 C、 格雷码 D、 ASCⅡ码 4、在下列机器数 中，零的表示形式是唯一的。
A、原码 B、补码 C、反码 D、原码和反码 5、设［X］补=1.x1x2x3x4,当满足 时，X > -1/2成立。
A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意 C、x1必须为0，x2x3x4至少有一个为1 D、x1必须为0，x2x3x4任意
6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 。
A、11001011 B、11010110 C、11000001 D、11001001 7、在CPU中，跟踪后继指令地址的寄存器是 。
A、指令寄存器 B、程序计数器 C、地址寄存器 D、状态条件寄存器 8、EPROM是指 。
A、读写存储器 B、只读存储器
C、可编程的只读存储器 D、光擦除可编程的只读存储器
9、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）→MSP，(SP) ―1→SP。那么出栈操作的动作顺序应为 。
A、(MSP)→A，(SP)+1→SP B、(MSP)→A，（SP）―1→SP C、(SP―1)→SP，(MSP)→A D、 (SP)+1→SP，(MSP)→A
10、下面尾数（1位符号位）的表示中，不是规格化的尾数的是 。 A、010011101（原码） B、110011110（原码） C、010111111 （补码） D、110111001（补码）
44