发布时间 : 星期日 文章一位全加器版图设计与模拟更新完毕开始阅读08fcd83d25c52cc58bd6bed3
西北工业大学明德学院本科毕业设计论文
ABSTRACT
The layout of integrated circuit is the intermediate link between the circuit systematic technology of integrated circuit, the territory design of integrated circuit denotes to seek one via design electronic circuit, is used in the photoetching of the production of integrated circuit to cover membrane graph, happen again via technology processing production can the integrated circuit of actual application. Addition operation is the basic operation of the digital system, In order to achieve much better use of the adder subtraction, multiplication, division and other operations, The need for full adder functional simulation design and analysis is necessary .
The paper has a comprehensive analysis to the full adder. The layout needs of drawing circuit components are skilled to use layout design software, familiar circuit knowledge and layout design rule, grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the circuit of the house opposite and the Afulladder, it is close that the even line etc. design method between components layout and the layout of familiar circuit components accomplish the layout structure of circuit under the layoutdesign regular prerequisite without mistake, metal links the purpose with the line reaching optimization..
KEY WORDS： l—edit software，layout，a full adder，simulation
II
西北工业大学明德学院本科毕业设计论文
目 录
第一章 绪论 ................................................................................................................. 5 1.1版图设计的内容 ............................................................................................... 5 1.2集成电路设计流程 ........................................................................................... 7 1.3集成电路版图设计的发展现状和趋势 ........................................................... 7 1.4 集成电路版图工具L-EDIT简介 .................................................................... 8 第二章 CMOS集成电路板图设计 .......................................................................... 10 2.1 版图设计的概念和方法 ................................................................................ 10 2.2 工艺设计规则 ................................................................................................ 16 2.3 版图验证 ........................................................................................................ 18 2.3.1 LVS验证 ................................................................................................ 18 2.3.2 DRC验证 ............................................................................................... 19 2.3.3 ERC验证 ................................................................................................ 21 2.4 本章小结 ........................................................................................................ 22 第三章 全加器原理及一位全加器原理图设计 ....................................................... 23 3.1 一位全加器原理简介 .................................................................................... 23 3.2 实现一位全加器功能的原理图设计 ............................................................ 24 3.2.1 一位全加器原理图 ............................................................................... 24 3.2.2 基于S-EDIE的一位全加器设计 ......................................................... 24 3.2.3 一位全加器的电路图仿真 ................................................................... 28 3.3本章小结 ......................................................................................................... 31 第四章 一位全加器的版图设计 ............................................................................... 32 4.1 确定一位全加器版图结构 ............................................................................ 32 4.2 源漏共享缩小版图面积 ................................................................................ 34
III
西北工业大学明德学院本科毕业设计论文
4.3 版图所需基础器件绘制编辑 ........................................................................ 32 4.3.1 PMOS、NMOS等基础器件编辑 ......................................................... 32 4.3.2 两输入与非门与异或门的绘制编辑.................................................... 36 4.3.3 源漏共享得到版图 ............................................................................... 32 4.4 绘制最终一位全加器版图............................................................................. 37 4.5 一位全加器版图仿真 .................................................................................... 39 4.5.1 转化成T-SPICE文件 ........................................................................... 39 4.5.2 添加仿真命令 ....................................................................................... 40 4.5.3 得仿真波形 ........................................................................................... 40 4.6 本章小结 ...................................................................................................... 41 参考文献 ..................................................................................................................... 42 致谢 ............................................................................................................................. 43 毕业设计小结 ............................................................................................................. 44
IV
西北工业大学明德学院本科毕业设计论文
第一章 绪论
1.1版图设计的内容
集成电路设计的流程：系统设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（ 加上寄生负载后检查设计是否能够正常工作）。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程， 它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识， 还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。 具体的过程为：
1、 画版图之前，应与IC 工程师建立良好沟通在画版图之前，应该向电路设计者了解PAD 摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组， 每组之间各自是如何分布在版图上的？ IC 工程师要求的工作进度与自己预估的进度有哪些出入？
2、全局设计：这个布局图应该和功能框图或电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。
3、分层设计：按照电路功能划分整个电路，对每个功能块进行再划分，每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。 4、版图的检查：
（1）Design Rules Checker 运行DRC，DRC 有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行，
5