发布时间 : 星期六 文章第四章 存储器系统习题更新完毕开始阅读0db712d480eb6294dd886ca9
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
地址分析如下：
000 00000 0000 0000 000 11111 1111 1111 001 00000 0000 0000 011 11111 1111 1111 11111 000 0000 0000 11111 111 1111 1111
EPROM SRAM1 SRAM2
地址译码方案：用A15A14A13作译码器输入，则Y0选EPROM，Y1、Y2、Y3选SRAM1，Y7选
SRAM2，但A12A11=11。存储器的组成结构图及与CPU的连接图如图4.14所示。 14．要求用128K?16位的SRAM芯片设计512K?16位的存储器，用64K?16位的EPROM芯片组成128K?16位的只读存储器。试问： （1）数据寄存器多少位？ （2）地址寄存器多少位？ （3）两种芯片各需多少位？
（4）EPROM的地址从00000H开始，RAM的地址从60000H开始，画出此存储器组成框图。
图4.14
解：
（1）存储器的总容量为512K?16位（SRAM）+128K?16位（EPROM）=640K?16位。数据寄存器16位。
（2）因为2=1024K>640K，所以地址寄存器20位。
20第 17 页 共 26 页
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
（3）所需SRAM芯片数为（512K?2B）/（128K?2B）=4（片），所需EPROM芯片数为（128K?2B）/（64K?2B）=2（片）。
（4）EPROM的地址从00000H开始，末地址1FFFFH；SRAM的地址从60000H开始，末地址为DFFFFH。SRAM的芯片为128K?2B，内部地址线17根；EPROM的芯片为64K?2B，内部地址线16根。地址展开如下： 0000 0000 0000 0000 0000 EPROM 0001 1111 1111 1111 1111 0110 0000 0000 0000 0000 SRAM
1101 1111 1111 1111 1111 以内部地址多的为主，存储器组成结构框图如图4.15所示。
15．某机访问空间64KB，I/O空间与主存统一编址，I/O空间占用2K，范围为FC00H~FFFFH。现用8KB?8和2KB?8两种静态RAM芯片构成主存储器，RD、WR分别为系统
提供的读写信号线，IO/M为高是I/O操作，为低是内存操作。请画出该存储器逻辑图，并标明每块芯片的地址范围。 解：存储器逻辑图如图4.16所示。
图4.16
RAM（1）芯片的地址范围是 0000H~1FFFH； RAM（2）芯片的地址范围是 2000H~3FFFH； RAM（3）芯片的地址范围是 4000H~5FFFH；
第 18 页 共 26 页
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
RAM（4）芯片的地址范围是 6000H~7FFFH； RAM（5）芯片的地址范围是 8000H~9FFFH； RAM（6）芯片的地址范围是 A000H~BFFFH； RAM（7）芯片的地址范围是 C000H~DFFFH； RAM（8）芯片的地址范围是 E000H~E3FFH； RAM（9）芯片的地址范围是 E400H~E7FFH； RAM（10）芯片的地址范围是 E800H~EBFFH； RAM（11）芯片的地址范围是 EC00H~EFFFH； RAM（12）芯片的地址范围是 F000H~F3FFH； RAM（13）芯片的地址范围是 F400H~F7FFH； RAM（14）芯片的地址范围是 F800H~FBFFH； I/O空间的地址范围是 FC00H~FFFFH
16．用2K?8的芯片设计一个8K?l6的存储器：当B=0时访问16位数；当B=1时访问8位数。
解：由于要求存储器能按字节访问，即8K?l6=16K?8=214?8，所以地址线需14根，数据线为16根。
先设计一个模块将2K?8扩展成2K?l6，内部地址为A11~A1。设计方案如下：
地址分析如下：
B A11A10A9A8A7A6A5A4A3A2A1A0
0 0 0 0 0 0 0 0 0 0 0 0 0 访问0号单元的16位数
访问偶存储体的0号单元的8位数 1 0 0 0 0 0 0 0 0 0 0 0 0
不访问(即16位数的地址必须为偶数)
0 0 0 0 0 0 0 0 0 0 0 0 1
访问奇存储体的l号单元的8位数
1 0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0 0 0 0 1 0 访问2号单元的16位数
访问偶存储体的2号单元的8位数 1 0 0 0 0 0 0 0 0 0 0 1 0
不访问(即16位数的地址必须为偶数)
0 0 0 0 0 0 0 0 0 0 0 1 1
访问奇存储体3号单元的8位数
1 0 0 0 0 0 0 0 0 0 0 1 1
8K?l6的存储器需要四个模块，因此需用2：4译码器，译码器的输出一般是低电平有效，设经反相后的输出分别为Y3、Y2、Y1、Y0，则CS1、CS2、CS3、
CS1、CS4、CS5、CS6、CS7、CS8的表达式分别为： CS1?A0Y0 CS3?A0Y1 CS5?A0Y2 CS7?A0Y3
第 19 页 共 26 页
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
CS2?(A0?B)Y0 CS4?(A0?B)Y1 CS6?(A0?B)Y2 CS8?(A0?B)Y3
存储器结构图及与CPU连接的示意图如图4.17所示。
图 4.17
17．用2K?8的芯片设计一个8K?32的存储器；当B1B0?00时访问32位数；当B1B0?01时访问16位数；当B1B0?10时访问8位数。
解：由于要求存储器能按字节访问，即8K?32=32K?8=2?8，所以地址线需15根，数据线需要32根。
先设计一个模块将2K?8扩展成2K?32，内部地址为A12~A2，扩展图如下：
15
设计方案如下： 说明 访问32位 不访问 不访问 不访问 访问16位 B1B0A1A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 CS1CS2CS3CS4 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 第 20 页 共 26 页