发布时间 : 星期五 文章IC设计软件和简介更新完毕开始阅读101bc7cbda38376baf1fae87
后端设计软件
Place & Route : Astro/Apollo, SE, Magma BlastFusion STA : PrimeTime
Formal Verification : Formality Dynamic Simulation: Modelsim, nc_verilog, vcs LPE: Star_rcXT
Physical Verification: Hercules, Dracula, Calibre
protel se主要功能是电路图 pcb 仿真等 使用来做电路图是大才小用了 power pcb multisim 主要功能是硬件仿真与虚拟仪器测试功能 但是也可以来画电路图
autocad可以来画电路图 但是没有对应的电路功能仿真等 但是画电路图是没有问题的 而且在精度上autocad画的图纸要好一些
Astro使用说明 Astro是Synopsys?公司推出的，针对数字电路设计的平台，主要用于对设计进行Floorplan(布图规划）、加Timing Tree、加Power Grid等总体布局上的工作。其中的大部分软件由被Synopsys?收购的Avanti?开发。在龙芯组中，Astro主要被用于做Floorplan，通常来说，每个模块的面积、形状、端口及Powergrid等子模块外部信息由一人总体完成，并制成db文件。各小组成员调用已经生成好的子模块外部信息，在此信息约束下，在子模块内对模块内部进行Floorplan。对子模块中cell进行布局的一般原则为：对于存储器，一般都制成单独的macro-cell进行布局；对于其他cell是否要单独布局，则由DC中推时钟的结果判断，对于关键路径上的关键器件，根据需要将其fix在一个相对优化的位置
PrimeTime简介 正如本文前面所提到的,静态时序分析方法由于有着更快的分析速度等优点, 正在被更多的设计者们所重视.PrimeTime是Synopsys的静态时序分析软件,常被用来分析大规模,同步,数字ASIC.PrimeTime适用于门级的电路设计,可以和 Synopsys公司的其它EDA软件非常好的结合在一起使用. 这一章将简要介绍PrimeTime的基本功能和特点,以及使用PrimeTime进行静态时序分析的一般过程.
§2.1 PrimeTime的特点和功能 作为专门的静态时序分析工具,PrimeTime可以为一个设计提供以下的时序分析和设计检查: 建立和保持时间的检查(setup and hold checks) 时钟脉冲宽度的检查 时钟门的检查(clock-gating checks) recovery and removal checks unclocked registers 未约束的时序端点
(unconstrained timing endpoints) master-slave clock separation multiple clocked registers 组合反馈回路(combinational feedback loops) 基于设计规则的检查,包括对最大电容,最大传输时间,最大扇出的检查 等. PrimeTime具有下面的特点:
1)PrimeTime是可以独立运行的软件,它不需要逻辑综合过程中所必需的各种数据结构,而且它对内存的要求相对比较低.
2)PrimeTime特别适用于规模较大的,SOC(system-on-chip)的设计.
PrimeTime简介 4 在数字集成电路设计的流程中,版图前,全局布线之后已经版图后,都可以使用PrimeTime进行静态时序分析. 现在的数字集成电路设计流程中,有很多步骤都需要进行逆向的验证.随着数字集成电路的规模,复杂度,以及在验证过程中需要的模拟矢量的不断增加,用传统的模拟器进行逆向验证越来越成为了整个设计过程中的瓶颈之所在. 这主要是因为:为了确保设计达到所需要的各方面的要求,需要数量众多的模拟矢量.而数量众多的矢量,日益增大的设计尺寸,都增大了验证过程中需要交换和处理的数据量.此外,由于电路尺寸和复杂度的增加,对于每一个激励,逻辑模拟工具都要进行更多的处理,也是导致这个瓶颈的因素之一. 在这样一种背景下,形式验证(Formal Verification)技术显示出了较多的优点.这一章将对Synopsys的形式验证工具Formality作一个简单的介绍.
§6.1 Formality的基本特点 所谓形式验证,就是通过比较两个设计在逻辑功能是否等同的方法来验证电路的功能.这种方法的优点在于它不仅提高了验证的速度,可以在相当大的程度上缩短数字设计的周期,而且更重要的是,它摆脱了工艺的约束和仿真test bench的不完全性,更加全面地检查了电路的功能.
Formality是形式验证的工具,你可以用它来比较一个修改后的设计和它原来的版本,或者一个RTL级的设计和它的门级网表在功能上是否一致. Formality有下面一些特点: 跟事件驱动的模拟器相比,能要快验证出两个设计在功能上是否等同; 不依赖于矢量,因此能提供更完全的验证; 可以实现
RTL-to-RTL,RTL-to-gate,gate-to-gate之间的验证; 有定位功能,可以帮助你找出两个设计之间功能不等同的原因; 可以使用的文件格式有
VHDL,Verilog,Synopsys的.db格式,以及EDIF 网表等; 可以实现自动的分层验证; Formality简介 23 使用Design Compiler的技术库; 同PrimeTime一样提供两种界面:图形用户界面GUI和命令行界面 fm_shell;
§6.2 Formality在数字设计过程中的应用 在现在的EDA设计方法
中,Formality可以很好地取代传统的模拟工具去完成逆向验证.由于Formality在验证时不需要任何输入矢量,所以会带来两个显著的优点:更短的验证时间,更完全的验证结果.它与静态时序分析工具结合在一起, 可以在相当大的程度上改善数字电路的设计过程. 任何时候对一个电路设计进行了改动之后,都可以使用Formaliyt来验证这种改动是否影响或者改变了该设计的逻辑功能.如果证实了改动后的设计和源设计是等价的之后,就可以把修改后的设计作为下一次验证时的\源设计\由于结构相似的设计所需要的比较时间较短,这样也就节省了花费
在验证上的时间. 下图是一个典型的ASIC的验证过程,从中我们可以清楚地看到Formality在数字设计过程中的作用. Formality简介 24 Figure6-1 ASIC的验证过程
§6.3 Formality的功能 我们可以把Formality的功能大致划分为四个方面,如图6-2所示. 1)设计管理 设计管理指的是你可以对需要验证的设计进行管理和控制,例如读入设计,设置参数,保存和再次调用设置等等. 2)验证 Formality简介 25 Formality的主要功能. 3)生成报告 在进行验证的过程中,Formality会生成好几种类型的报告,从中你可以得到关于验证,诊断的结果等等有用的信息. 4)诊断 当验证的结果是两个设计并不等同时,你可以使用诊断功能去寻找不等同的原因.关于诊断等功能的更详细的细节将在下面的章节中讲述. Figure6-2 Formality的主要功能
§6.4 验证流程 下图给出了使用Formality进行形式验证的一般流程: 开 始 设 置 环 境 Formality简介 26 一般的情况下从开始一直到\运行分析\这一步骤,都是使用fm_shell的命令行模式来完成;其后的步骤则通常使用GUI完成. 创建container 读入库文件 读 入 设 计 定义Ref和 Impl Design en 链 接 验 证 通 过 Debug No 完 成
VCS是Synopsys公司的仿真工具. VCS对verilog模型进行仿真包括两个步骤: 1. 编译verilog文件成为一个可执行的二进制文件命令为: $> vcs
source_files 2. 运行该可执行文件 $> ./simv 类似于NC, 也有单命令行的方式: $> vcs source_files -R -R 命令表示, 编译后立即执行.
Star-RCXT 快速，准确的3维全芯片参数提取 Star-RCXTTM是EDA业界中领先的针对0.13微米及以下IC工艺寄生参数提取的解决方案。因为其独有的领先技术，Star-RCXT可以在5小时内对一个5百万门的设计进行全芯片的参数提取，结果与Raphael-NES相比在5% 或0.005PF以内。 Star-RCXT有能力对世界上最大的SOC设计进行准确的sign-off参数提取。 Star-RCXT取得了全球超过250家顶尖的半导体公司的信赖，这些公司依赖Star-RCXT（对他们数以千计的成品进行）快速准确的RC参数提取完成了数以千计的产品的tap-out。Star-RCXT(以其高精度的测量)的高精度，友好的用户界面，和Synopsys时序，功耗，可靠性分析，RTL to GDSII流程完美的兼容使芯片的性能得以提高并减少上市(前的准备)时间。 ● 为时序验证而进行的精确的全芯片参数提取消除了昂贵的失效风险。 ● 提供了完善的production-proven 解决方案 ● 为物理层设计，优化和版图后分析提供了准确而一致的互连模型，能较快地取得时序收敛，缩短了上市(前准 备)时间 ● 为先进的工艺技术如：铜互连，局部互连，低K介质，SOI，片内工艺变 化等等建立精确的3维互连线模型。 Star-RCXT已为90纳米工艺的挑战做好了准备 ● 精确的为单个或多个电流回路建模确保几百万门的SOC设计电感参数提取 ● 提供用于Star-RCXT的通过各主要生产厂家验证的silicon模型
Hercules 层次化的物理验证 HerculesTM可以进行层次化的物理层验证，以确保版图可以用于生产。作为Synopsys的实现平台上的基本产品，Hercules是一
个golden sign-off工具，可以加速设计的实现。(作为Milkyway数据库中的一部分)良好的与Milkyway数据库兼容，Hercules与其他基于Milkyway的产品(兼容)在实现过程中可以预防，及时发现和修正(在实现时)物理验证(中的)问题，为最后的tap_out阶段节省宝贵的时间。经过了数以万计的ASIC，DRAM，微处理器和存储器设计的证明，Hercules自动层次化管理和优化平面设计的先进完善的算法使它能验证用最复杂工艺制作的大型设计。 Hercules致力于满足设计调试和快速周转的要求。Hercules能进行并行的分布式处理和多线程的处理以取得更短得运行时间和更好的存储器利用率，这样可以最大限度得利用计算机资源。设计团队可以用Hercules Explorer，一个图形化的界面，来对Hercules发现的问题进行定位和修复。 Hercules也可以处理可靠性和生产制造中的一些问题象金属打孔，层次化的数据创建。 ● 随着Hercules融合入Synopsys的 Milkyway通用超深亚微米数据库， 他可以避免，侦测并修复在物理层验 证中发现的问题 ● 采用并行分布式处理和多线程处理并 支持64位的系统(可以)加速设计的实现(过程) ● 购买了Hercules，数天之内你就可以 感受到其不同于现有验证工具的优越能力 ● 用Hercules的数据创建命令可以进行象层次化的金属填充，通孔插入设计等生成制造中的问题，处理制造中的问题 诸候纷争，竞显英雄本色！mentor虽然在design tool上一直不是很受欢迎， 但其testing的工具，却有独到的见解！（这里不是吹捧，也没有帮别人做广告的意思） 产品能够得到业内的认同，而且在诸如dracula,hercules,diva等相关产品的竞争中，脱颖而出 很不简单。好的东东，自然容易被人接受，也自然应该得到推广！！ calibre/xcalibre是mentor grapher公司推出的IC检测工具，具有界面化、操作简单等特点 适合不同的tools，对于cadence tool有一个skill写的界面程序。 calibre引进了hierarchy的思想，也就是分而治之的处理方法,大大缩短了检测时间， 对于dracula而言是望尘莫及的。而且calibre针对更高制程的检测，还可以 轻松解决在dracula时代看似困难的问题如short之类的问题。 在开始使用时，你可以自己指定一下skill的寻找目录，以下方法也 适用于自己去写一些skill程序时使用。 编辑用户根目录下.cdsint文件，此文件在启动tool时会自动读取。 添加内容如下： skillPath=getSkillPath();;得到当前skill寻找目录 setSkillPath(append(skillPath list(\目录\目录指你将.skl程序存放的目录path load(\通过界面化的操作，就可以轻松搞定DRC,LVS...等必备的检测工作，提高工作效率。 工具的使用其实并不重要，重要的是如何找到问题和解决问题。 资料仅供参考，希望大家对calibre有一个初步的认识.
cadence 破解安装
00 首先要从redhat9中拷贝两个文件/bin/tar,/bin/sort,把这两个文件覆盖到Fedora 7的相同目录中，这一步貌似是必须的，否则无法启动安装。（这两个文件从系里CAD实验室的电脑里用U盘拷回来的）