发布时间 : 星期一 文章数电quartus实验报告更新完毕开始阅读10d370b705a1b0717fd5360cba1aa81144318fd8
可编程逻辑器件FPGA实验一
组合逻辑电路设计
1、 掌握中规模数字集成器件的逻辑功能及使用方法 2、 熟悉组合逻辑电路的设计方法 3、 了解数字可编程器件的应用设计 4、 学会QUARTUS软件的基本使用方法
二．实验器材
1、软件：QUARTUSII
2、硬件：DE-2实验板，PC机
三．实验原理
利用74283芯片进行加减法运算，（M控制加减法，结果为负数时CO和M的异或输出为1，接二极管亮）并再利用另外一个74283芯片将运算得到的补码输出转换为原码。接着利用7485数据比较器进行数据比较（与9比较），当输出小于9时，利用7485 的AGBO的输出为低电平控制十位输出为0，并控制个位输出为原码输出减0的结果；当输出大于9时AGBO输出为高电平，其可控制十位输出为1，个位输出为原码输出减10的结果。最后十位输出和个位均接7447进行显示。 四．实验内容
1、 设计一个两组四位二进制数的加减运算显示电路。要求：一个控制加减运算的功能按键；
两数相加的绝对值不大于15；用两个七段数码管显示算术运算结果（0～15）；当运算结果为负数时，红色发光二极管亮。 在QUARTUSII中进行： （1）电路设计
（2）功能仿真
1
（3）时序仿真
2、下载DE-2板验证设计结果。
五．实验总结
2
1、 实验故障及解决方法
?电脑无法连接DE-2板 可能是数据线的问题。 ?DE-2板无法使用 更换DE-2板。
?输出结果不对 仔细检查并修改电路设计，必要时寻求同学或老师的帮助。 2、 实验体会
完成实验的重点是理解实验内容要求，并通过对quartus ii 的学习，根据自己思路自行设计或者和同学共同设计电路原理图。 六．思考题
1、 当运算结果大于15时，显示译码电路如何设计？
可以将运算结果输出用7485与15比较，把AGBO输出加非门后再与VCC与门输入两个数码管的BIN端。当结果大于15时，两个数码管全灭，结果小于等于15时，不受影响。 2、 如何实现两个一位十进制数的加减运算电路？
讲十进制转化为四位二进制就可以用上述电路原理图进行加减法运算。
3