发布时间 : 星期四 文章组成原理考研题目更新完毕开始阅读17f52380910ef12d2af9e7f3
【答案】：D
7．组相联映象和全相联映象通常适合于（ ）。 A．小容量Cache B．大容量Cache C．小容量ROM D．大容量ROM 【分析】：直接映象的地址转换速度快，但块的冲突概率较高。在大容量高速Cache系统中使用直接映象方式，即可以发挥Cache的高速度，又可以减少块的冲突概率。组相联映象和全相联映象速度较低，通常适合于小容量Cache。 【答案】：A
三、简答题： 历年真题：
（2000年）6．静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。（5分） 【答案】：
（1）静态存储器依靠双稳态电路的两个稳定状态来分别存储0和1。速度较快，不需动态刷新，但集成度稍低，功耗大，价格高。 （2）动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0。集成度高，功耗小，价格较低，速度悄慢，需定时刷新。
（2001年）5．（不算 CPU 中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。 【答案】：
① 主存：存放需要CPU运行的程序和数据，速度较快，容量较大； ② Cache：存放当前访问频繁的内容，即主存某些页的内容复制。特点是速度最快、容量较小；
③ 外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。
（2002年）1．静态存储器（SRAM）依靠什么来存储信息？为什么称为“静态”存储器？ 【答案】：
静态存储器依靠双稳态电路的两个稳定状态来分别存储0和1。这类存储器在电源正常情况下，可以长期保存信息不变（除非重新写入），不需要动态刷新，所以称为“静态”存储器。
（2003年）27．动态存储器 RAM 和静态存储器 RAM 各依靠什么来存储信息？分别说明它们的优缺点。 【答案】：
静态存储器RAM：依靠双稳态电路的两个稳定状态来存储信息0和1，其优点是速度高。缺点：价格高、容量小、功耗大。动态存储器RAM：依靠电容器存储电荷来存储信息，充电至高电平为1，放电至低电平为0。优点：容量大、价格低。缺点：速度慢，需要动态刷新。
（2004年）26．何谓虚拟存储器？其主要好处是什么？ 【答案】：
虚拟存储器：为了扩大容量，把辅存当作主存使用，所需要的程序和数据由辅助的软件和硬件自动地调入主存，对用户来说，好像机器有一个容量很大的内存，这个扩大了的存储空间称为虚拟存储器。虚拟存储器的主要好处是虚拟扩大主存容量，减轻用户对程序进行分块的烦恼，提高软件开发效率。
（2005年）26．简述静态存储器的写操作过程。 【答案】：
要将外部数据写入静态存储器，外部电路要驱动数据线，使得外部信息输入的存储单元，改变存储单元的导通和截止状态，从而将信息写入到存储器。
其他简答题目：
由上可见，本每年要考一个简答题，动态存储器 RAM 和静态存储器 RAM的题目多次考到，虚拟存储器考过一次。同学除了要掌握已经考过的题目外，有关CACHE的题目一定要注意。
需要同学熟悉的题目：
1、主存与CACHE之间的映象方式：有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间直接映象方式，而在组内使用全相联印象方式。
2、CACHE的替换策略：随机法是用一个随机数产生器产生一个随机的替换块号；先进先出法是替换最早调入的存储单元；近期最少用法替换近期最少使用的存储。
3、CACHE的更新策略：写操作CACHE命中时，CACHE更新策略有两种：① 写直达法：将内容同时写入CACHE和主存。② 写回法：将内容只写入CACHE，当CACHE数据被替换出去才写回主存。写操作CACHE不命中时，更新策略有两种：① 按写分配法：当CACHE不命中时将该地址对应的块从主存调入CACHE。② 当CACHE不命中时将该地址对应的块不从主存调入CACHE。
4、虚拟存储器的管理方式：页式虚拟存储器是把虚拟存储空间和实际存储空间等分成固定容量的页，各虚拟页可装入中不同的实际页面位置；段式虚拟存储器是将主存按段分配，段长度不固定，由OS为程序分配各段；段页式是前两种的结合，它将存储空间按逻辑模块分段再分成若干页通过段表和页表进行访存。
5、提高存储器工作速度的技术主要有芯片技术和结构技术。 【答案】：
芯片技术：（1）快速页式动态存储器（FPM DRAM）存储器的下一次访问可以利用上一次访问的行地址，这样就可以减少两次输入地址带来的访问延迟。（2）增强数据输出存储器（EDO DRAM）与FPM DRAM相似，增加了一个数据锁存器，并采用不同的控制
逻辑连接到芯片的数据驱动电路中以提高数据传输速率。（3）同步型动态存储器芯片（SDRAM），芯片在系统时钟控制下进行数据的读出与写入。（4）相联存储器是一种按内容访问的存储器，每个存储单元有匹配电路，可用于cache中查找数据，整个存储器阵列同时进行数据的匹配操作。 结构技术：（1）增加存储器的数据宽度：将存储器的位宽展到多个字的宽度以增加同时访问的数据量，从而提高数据访问的吞吐率。（2）采用多体交叉存储器：由多个相互独立、容量相同的存储体构成的存储器，每个存储体独立工作，读写操作重叠进行，从而提高数据访问的速度。
6、虚拟存储器中，页面的大小不能太小，也不能太大，为什么？ 【答案】：
虚拟存储器中，页面如果太小，虚拟存储器中包贪的页面个数就会过多，使得页表的体积过大，页表本身占据的存储空间过大，操作速度将变慢；当页面太大时，虚拟存储器中的页面个数会变少，由于主存的容量比虚拟存储器的容量少，主存中的页面个数会更少，每一次页面装入的时间会变长，每当需要装入新的页面时，速度会变慢。所以在虚拟存储器中如果页面的大小太大或太小，都会影响访存速度。
四、设计题目： 历年真题：
（2000年）1．用16K×8存储芯片构成64KB存储器，请画出逻辑图，并注明地址线．数据线．片选线．读写控制线等。（6分） （ 2001年）2．（15分）用 1K × 4 片的存储芯片构成一个 4K × 8 的存储器，地址线 A15——A0（低），双向数据线 D7——D0 WE 控制读写， CE为片选输入端。画出芯片级逻辑图，注明各种信号线，列出片选逻辑式。
【分析】：用1K×4位／片的存储芯片构成一个4K×8的存储器，所需的芯片数量为：（4K×8）／（1 K×4）=8片，每两片作为一组共4组，每组内采用位扩展法组成一个1K×8的模块，4个1K×8的模块按字扩展法构成4K×8的存储器。此存储器的容量为4KB，需12位地址，选用All-A0作为地址线，A12-A15不用，各芯片的容量均为1K,需10位地址，用A9-A0向每个芯片提供地址，Al0、All通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号对应的输入分别为：00、01、10，11，所有作为所有芯片的读写控制信号，D7-D0为8条数据线。 【答案】：
各片选信号的逻辑式为：
（2002年）2．（15分）用2K×4位/片的RAM存储芯片构成一个8KB的存储器，地址总线为A15（高位）～A0（低位），数据总线D7（高位）～D0（低位），控制读写。请写出片选逻辑式，画出芯片级逻辑图，注意各信号线。
【分析】：用2K×4位／片的RAM存储芯片构成一个8KB（8K×8位）的存储器，所需的芯片数量为：（8K×8）/（2K×4）=8片，每两片作为一组共4组，每组内采用位扩展法组成一个2K×8的模块，4个2KX8的模块按字扩展法构成8K×8的存储器，即8KB的存储器。此存储器的容量为8KB，需13位地址（213=8K），选用A12-A0作为地址线，A13，A14A15不用，各芯片的容量均为2K,需11位地址，用A10~A0向每个芯片提供地址，All, A12通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00，01、10, 11，为8条数据线。
【答案】：
作为所有芯片的读写控制信号，D7-D0
（2003年）33．（15分）用 4k × 8 位 / 片的 SRAM 存储器芯片设计一个 16K × 16 位的存储器。已知地址总线为 A15 ～ A0（低），双向数据总线为 D15 ～ D0（低），读写控制信号为
。请画出该存储器逻辑图，注明各种信号线，列出各片选逻辑式。
（2004年）33．用 2K × 16 位 / 片的 SRAM 存储器芯片设计一个 8K × 32 位的存储器，已知地址总线为 A15 ～ A0（低），数据总线 D31 ～ D0（低）， 为读写控制信号。请画出该存储器芯片级逻辑图，注明各种信号线，列出片选信号逻辑式。 （ 2005年）33．用64×4位/片的SRAM存储器芯片设计一个总容量为256字节存储器，CPU地址总线为A15～A0（低），双向数据总线D7～D0（低），读写控制信号为选控制信号为
，芯片的片
。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。
由上可见每年考题基本一样，同学要注意的是：① 地址线条数的计算，多少条片内地址线，
多少条片选，多少条空闲。② 不要漏掉控制线。③ 画图注意布局，要规整、清晰，在演算纸上画好后再画道试卷上。