发布时间 : 星期四 文章组成原理考研题目更新完毕开始阅读17f52380910ef12d2af9e7f3
R1+Y→Z Z→R1
（2002年）1．（10分）以单总线的CPU数据通路结构为背景，拟出加法指令ADD R3,R1,R2的指令流程。本指令功能是将R1和R2中的数相加，结果送入R3。教材P122原题 【答案】： PC→MAR PC+1→PC
DBUS→MDR，MDR→IR R1→Y R2+Y→Z Z→R3
（2003年）34．（10分）单总线 CPU 结构如图所示，图中有运算部件 ALU ，寄存器 Y 和 Z ，通用寄存器 R0～R3，状态寄存器SR，指令寄存器IR，程序计数器PC，主存地址寄存器MAR ，主存数据寄存器MDR等部件。试拟出CPU读取和执行存储指令STORE R1，（A）的流程。指令中R1表示源寻址为寄存器寻址，（A）表示目的录址为存储器间接寻址。
【答案】： PC→MAR PC+1→PC
DBUS→MDR，MDR→IR A（IR地址段）→MAR
DBUS→MDR，MDR→MAR R1→MDR
（2004年）34．单总线 CPU 结构图如下，其中有运算部件 ALU 、寄存器 Y 和 Z 、通用寄存器 R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器 MAR 和主存数据寄存器 MDR 等部件，试拟出加法指令 ADD R1，B（R2）的读取和执行流程。其中R1表示目的寻址为寄存器寻址；B（R2）表示源寻址为变址寻址，B是偏移量，R2是变址寄存器。 【答案】：
PC→MAR PC+1→PC
DBUS→MDR，MDR→IR B（IR地址段）→Y R2+Y→Z Z→MAR
DBUS→MDR，MDR→Y R1+Y→Z Z→R1
（2005年）34．单总线CPU结构如下图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出CPU读取并执行取数指令LOAD R0，（A）的流程。指令中R0
表示目的寻址为寄存器寻址，（A）表示源寻址为存储器间接寻址。 【答案】： PC→MAR PC+1→PC
DBUS→MDR，MDR→IR A（IR地址段）→MAR
DBUS→MDR，MDR→MAR DBUS→MDR MDR→R0
补充几个此类题目：
1．试拟出加法指令 ADD R1，（mem）的读取和执行流程。 【答案】：
PC→MAR PC+1→PC
DBUS→MDR，MDR→IR IR（地址段）→MAR
DBUS→MDR，MDR→MAR DBUS→MDR，MDR→Y R1+Y→Z Z→R1
2．试拟出转移指令 JMP #A的读取和执行流程。[考试可能性最大] 【答案】： PC→MAR PC+1→PC
DBUS→MDR，MDR→IR PC→Y
IR（地址段）+Y→Z Z→PC
第6章 总线系统
一、名词解释： 历年真题：
（2001年）5．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。
（2001年）8．同步通信方式：采用这种方式的总线传输中，所有的设备都从一个公共的时钟信号中获得定时信息。
（2002年）4．主设备：获得总线控制权的设备。
（2003年）19．猝发数据传输方式：在一个总线周期内传输存储地址连续的多个数据字的总线传输方式。
（2004年）16．总线的同步通信方式：采用这种方式的总线传输中，所有的设备都从一个公共的时钟信号中获得定时信息。
（2005年）24．总线从设备：被主设备访问的设备。
近年以来每年考本章的名词称解释，所以第五章的名称解释是考试的重点。这里给大家列出了本章的名词解释，大家要熟悉一下，这都是本章的基本概念，有利于做名称解释、选择题、改错题和填空题。 1、猝发转输方式：在一个总线周期内传输存储地址连续的多个数据字的总线传输方式。 2、四边沿协议（全互锁）：全互锁的总线通信异步方式，就绪信号和应答信号的上升边沿和下降边沿都是触发边沿。
3、码元：信息传输通道中，携带数据信息的信号单元。 4、波特率：码元传输速率，每秒通过信道传输的码元数。（传的是信号） 5、比特率：信息位传输速率，每秒钟通过信道传输的有效信息量。（传的是信息） 6、UART：通用异步接收器/发送器，一种典型的集成电路异步串行接口电路。 7、主设备：获得总线控制权的设备。 8、从设备：被主设备访问的设备。
9、总线事务：从总线的请求到完成总线的使用的操作序列。
10、总线协议：总线通信同步方式规则，规定实现总线数据传输的定时规则。 11、总线访问延迟：是主设备为获得总线控制权而等待的时间。 12、总线周期：是主设备占用总线的时间。
13、总线裁决方式：决定总线由哪个设备进行控制的方式。
14、系统总线：是用来连接系统内各大功能模块或设备，实现系统种各电路板的连接。 15、数据帧：串行数据传输的位格式，包括起始位，数据位，校验位，结束位和空闲位。 16、同步通信：所有的设备都从一个公共的时钟信号中获得定时信息。
17、异步通信：使用一个在CPU和设备之间的\握手\信号，去除了公共的时钟信号，从而使得操作变成异步的。非互锁、半互锁、全互锁。 18、链式查询方式（菊花链方式）：各申请总线的设备合用一条总线作为请求信号线，而总线控制设备的响应信号线则串接在各设备间。
19、计数器定时查询方式：集中式总线裁决方式之一，设备要求使用总线时通过一条公用请求线发出，总线控制器按计数的值对各设备进行查询。
20、独立请求方式：集中式总线裁决方式之一，每一个设备都有一个独立的总线请求信号线送到总线控制器，控制器也给各设备分别发送一个总线响应信号。 21、串行传输：是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）
22、并行传输：每个数据位都需要单独一条传输线，所有的数据位同时进行传输。（在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号）
23、复合传输：又称总线复用的传输方式，它使不同的信号在同一条信号线上传输，不同的信号在不同的时间片中轮流地身总线的同一条信号线上发出。（它与并串传输的区别在于分时地传输同一数据源的不同信息。） 24、消息传输方式：总线的信息传输方式之一，将总线需要传送的数据信息、地址信息、
和控制信息等组合成一个固定的数据结构以猝发方式进行传输。 25、总线：一组可由多个部件分时共享的信息传输线。
二、选择填空题： 历年真题： 2000年： 8．“总线忙”信号由（ ）建立。 A．获得总线控制权的设备 B．发出“总线请求”的设备 C．总线控制器 D．CPU 【分析】：在总线控制机制中，准备使用总线的设备向总线控制器发出“总线请求”由总线控制器进行裁决。如果经裁决允许该设备使用总线，就由总线控制器向该设备发出一个“总线允许”信号。该设备接收到此信号后，发出一个“总线忙”信号用来通知其他设备总线己被占用。当该设备使用完总线时，将“总线忙”信号撤销，释放总线。 【答案】：A
12．系统总线是用来连接 的总线。 【分析】：按总线的连线类型不同，总线可分为：① 芯片级总线（CPU内部总线）：连接CPU内部运算器、控制器、寄存器等的数据通路。② 扳级总线：连接主板中的CPU和主存等部件，也称局部总线。③ 系统总线是用来连接系统内各大功能模块或设备。 【答案】：系统内各大功能模块或设备
14．并行接口与I/O设备之间同时传送的位数，大多是 位。 【分析】：并行接口与I/O设备之间同时传送的8位数（1个字节） 【答案】：8
2001年：
14．在不同速度的设备之间传送数据，（ ）。 A．必须采用同步控制方式 B．必须采用异步控制方式
C．可以选用同步方式，也可选用异步方式 D．必须采用应答方式 【分析】：在不同速度的设备之间进行数据传送，既可以使用同步方式，也可以使用异步方式。异步方式主要是用于在不同的设备之间进行通信，而如果两种速度的设备使用同一个时钟信号进行控制，采用同步的数据传送方式，同样可以进行数据的传送，只是快速设备的速度性能发挥不出来。 【答案】：C
15．挂接在总线上的多个部件（ ）。
A．只能分时向总线发送数据，并只能分时从总线接收数据