发布时间 : 星期日 文章组成原理试题库（有答案版）更新完毕开始阅读1d4234fc0342a8956bec0975f46527d3240ca624
制存储器读出的一条微指令信息，由下址字段和控制字段构成；微指令地址形成部件用来形成将要执行的下一条微指令地址。 29． 简述控制存储器与主存储器的区别。
答：
位置 器件 内容 控制存储器 CPU内部 ROM 微程序、微指令 主存储器 CPU外部 SAM和ROM 程序、指令和数据 30． 常用的Cache地址映像方式有哪些？各自的特点是什么？
答：有全相联映像方式、直接映像方式和组相联映像方式。全相联映像方式优点是块的冲突率小，Cache的利用率高，缺点是算法复杂，难以实现；直接映像方式的优点是硬件实现很简单，访问速度较快，缺点是块的冲突率比较高，Cache的命中率会很低；组相联方式是上述两种的折中方案，组间直接映像，组内全相联映像，集中了两个方式的优点，成本也不太高。
31． 在大端存储方式（高位存储方式）下，向存储器中地址为1000的地方写入一个32位
的字1267AB92H，然后分别从存储器中地址为1000、1001、1002、1003的单元读取4个字节。问这4个字节的内容分别是什么？画出存储示意图。
答：1000为12（H），1001为67（H），1002为AB（H），1003为92（H）。
在大数端存储方式下，存储情况如下 ：
32． 简述CRT显示器工作原理。
答：显示卡接受CPU的控制和送来的信息进行加工处理。显示卡在主机外部有个接口，通过电缆和显示器相连。显示卡把主机以二进制输出的数字信息变为显示器能够处理的视频信号、同时再加人行频、场频同步信号或其它控制信号，然后通过数据线转送到CRT显示器的内部电路中。其中场扫描电路和行扫描电路是控制电子枪扫描荧光屏像素的形式，保证准确击中每一个像素。而视频放大及显像管附属电路主要是用于对视频信息进行再加工以形成图像，至于显示器的电源电路，就是提供显示器稳定的电源供应的设备。这样，由显示卡送过来的数据经过处理，再由显示器中的电子枪(Electron gun)、偏转线圈(Deflection coils)、荫罩(Shadow mask)、荧光粉层(phosphor)和荧光屏来显示出图像或者文本，这就是我们在显示器中看到的画面形成的全过程。
21
33． 何谓CRT的显示分辨率、灰度级？
答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。 灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。 34． 什么是刷新存储器？其存储容量与什么因素有关？
答：为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储器。其存储容量由图像分辨率和灰度决定。分辨率越高，灰度级越多，刷新存储器容量越大。
35． 用16K*1位的DRAM芯片（由128*128矩阵存储元构成）组成64K*8位存储器。设
存储器读/写周期都是0.5μs。若采用异步刷新方式，两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍，所需要的实际刷新时间是多少？若采用集中刷新方式，对全部存储单元刷新一遍，所需要的实际刷新时间是多少？
答：最大时间间隔（时间片）是2ms/128；所需要的实际刷新时间为128* 0.5μs；
实际刷新时间为128* 0.5μs。
36． 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？
答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。
37． 提高存储器速度可采用哪些措施，请说出至少五种措施。
答：1、提高储存密度；2、提升寻址效率；3、增大接口带宽；4、增加缓存容量； 5、改变读写机制，尽量采用直接存取。
38． 堆栈存储结构的存取特点是什么？它适合哪些操作的需要？请举例说明。
答：堆栈存储结构的存取特点；先进后出或后进先出。 堆栈存储方式可以作为与存储器存取方式等同级别的一种数据存取方式应用到指令系统中。如临时保存或恢复某些数据时，该方式操作极为简单。例：函数调用时，保护现场。将标志寄存器入栈。 39． 外围设备的I/O控制方式有哪几类？各具什么特点？(至少写出3类)
答：外围设备的I/O控制方式分类及特点：
（1） 程序查询方式：CPU的操作和外围设备的操作能够同步，且硬件结构比较简单 （2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省
了CPU的时间，但硬件结构相对复杂一些。
（3） 直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间
的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。 （4） 通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高
了CPU的工作效率。
（5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近
22
一般处理机。
40． 什么是指令周期？什么是机器周期？什么是时钟周期？三者有什么关系？
答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期（也称为节拍脉冲或T周期）组成。 41． 指令格式如下所示，其中OP为操作码，试分析指令格式特点： 15 10 7 4 3 0
OP 源寄存器 目标寄存器 答：该指令格式及寻址方式特点有： （1）单字长二地址指令。
（2）操作码字段OP可以指定26=64条指令。
（3）源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操
作数均在寄存器中。
（4）这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 42． 指令格式如下所示，其中OP为操作码字段，试分析指令格式特点。
15 10 7 4 3 0 OP ---------- 源寄存器 基址存储器 位移量（16位） 答：该指令格式及寻址方式特点如下： （1）双字长二地址指令，用于访问存储器。 （2）操作码字段OP可以指定26=64种操作。
（3）RS型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中。 （4）有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上
位移量。
43． 简述CPU的主要功能。
答：CPU主要有以下四方面的功能：
（1） 指令控制 程序的顺序控制，称为指令控制。
（2） 操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信
号送往相应部件，从而控制这些部件按指令的要求进行动作。 （3） 时间控制 对各种操作实施时间上的控制，称为时间控制。 数据加工对数据进行算术运算和逻辑运算处理，完成数据的加工处理。 44． 什么是存储保护？通常采用什么方法？
答：当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的
23
主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护。
45． 什么是RISC？RISC指令系统的特点是什么？
答：RISC是精简指令系统计算机，它有以下特点：
（1） 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。 （2） 指令长度固定，指令格式种类少，寻址方式种类少。
（3） 只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。 （4） 大部分指令在一个机器周期内完成。其意是指在采用流水线组织时每个机器周
期内能完成一条指令功能，而并不是说一条指令从取指到完成指定功能只要一个机器周期。
（5） CPU中通用寄存器数量相当多。
（6） 以硬布线控制为主，不用或少用微指令码控制。
（7） 一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。
46． CPU中的主要寄存器有哪些？各有什么作用？（至少写出4个）
答：CPU有以下寄存器：
（1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2） 程序计数器（PC）：用来确定下一条指令的地址。
（3） 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4） 缓冲寄存器（DR）：
<1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。
<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5） 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运
算时，为ALU提供一个工作区。
（6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条
件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。
47． CPU响应中断应具备哪些条件？
答：应具备：
（1） 在CPU内部设置的中断屏蔽触发器必须是开放的。
（2） 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。 （3） 外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。 当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。 48． 请说明程序查询方式与中断方式各自的特点。
答：查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准
24