发布时间 : 星期一 文章微机原理题库加编号更新完毕开始阅读1e12304af7ec4afe04a1dfd8
它的偏移地址是1003H，则其段地址为 。
02 0092 0201 0201 03 1 8086/8088微处理器
在8086/8088系统中，所有读写存储器或I/O端口操作都是由 通过系统总线完成的。
02 0093 0501 0501 04 1 半导体存储器及接口
为保证动态RAM中的内容不消失，需要进行 操作。
02 0094 0502 0502 01 6 半导体存储器及接口
16K字节的存储芯片有 根地址线，用它构成64K空间的存储器共需 片，与8位机相连时需地址译码器74LS138至少 片，若要求该地址空间为连续的，则译码器的引脚A应接地址线 ，引脚B接地址线 ，引脚C接地址线 。
02 0095 0501 0501 04 2 半导体存储器及接口 随机存储器RAM主要包括 和 两大类。
02 0096 0502 0502 04 1 半导体存储器及接口 构成64K*8的存储系统，需8K*1的芯片 片。
02 0097 0502 0502 03 1 半导体存储器及接口
某存储模块的容量为64K，它的起始地址若为20000H，则末地址应为 。
02 0098 0502 0502 03 3 半导体存储器及接口
某RAM芯片的存储容量是8K×8bit ，则该芯片引脚中有 根地址线， 根数据线，如已知某半导体存储器芯片SRAM的引脚中有14根地址线和8根数据线，那么其存储容量应为 。
13
02 0099 0502 0502 03 2 半导体存储器及接口 某RAM芯片的存储容量是4K×8位，该芯片引脚中有 根地址线， 根数据线。
02 0100 0501 0501 03 1 半导体存储器及接口 某16位微机系统的地址总线为20位，其存储器中RAM的容量为128KB，首地址为80000H，且地址是连续的。问可用的最高地址是 H。
02 0101 0502 0502 03 2 半导体存储器及接口
用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片 片，产生片选信号的地址至少需要 位。
02 0102 0501 0501 04 2 半导体存储器及接口
8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置 ，为提高总线驱动能力，应配置 。
02 0103 0501 0501 03 2 半导体存储器及接口
8086和8088的地址总线有 根，能寻址 MB的存储器空间。
02 0104 0501 0501 03 1 半导体存储器及接口 组成32M*8位的存储器，需要1M*4位的存储芯片共 片。
02 0105 0502 0502 03 2 半导体存储器及接口
8086CPU从偶地址中按字节读时，存储器数据进入数据总线的 ；从奇地址按字节读时，进入数据总线的 。
02 0106 0502 0502 03 1 半导体存储器及接口
某8086/8088微处理器系统中设计了一个存储为128KB的SRAM存储器模块，约定该存储
14
器模块的起始地址为80000H，则该存储器模块的末地址为 。
02 0107 0502 0502 03 1 半导体存储器及接口
设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是 。
02 0108 0601 0601 03 2 输入/输出接口技术
对I/O端口有两种编址方法，它们是 编址和 编址。
02 0109 0601 0601 03 1 输入/输出接口技术
CPU从I/O接口中的 获取外设的“准备就绪”或“忙/闲”状态信息。
02 0110 0601 0601 03 1 输入/输出接口技术
若要实现存储器与存储器、存储器与外设之间直接进行数据交换（不通过CPU）应采用的方法是 。
02 0111 0601 0601 03 3 输入/输出接口技术
CPU与I/O接口间的信息一般包括 、 和 三类。
02 0112 0601 0601 03 2 输入/输出接口技术
能支持查询传送方式的接口电路中，至少应该有 端口和 端口。
02 0113 0702 0702 03 1 并行通信接口技术
若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为 。
02 0114 0702 0702 03 4 并行通信接口技术 8255A的A端口有 种工作方式，它们分别是 ,， 和 。
15
02 0115 0702 0702 03 1 并行通信接口技术
8255A的三个端口中只有端口 没有输入输出锁存功能。
02 0116 0702 0702 03 1 并行通信接口技术
8255A的端口A工作于方式2时，使用端口C的 作为与CPU和外部设备的联络信号。
02 0117 0702 0702 02 1 并行通信接口技术
8255A与CPU连接时，地址线一般与CPU的地址总线的 连接。
02 0118 0702 0702 03 1 并行通信接口技术
8255A控制字的最高位D7 = 时，表示该控制字为方式控制字。
02 0119 0702 0702 03 1 并行通信接口技术
8255A的端口A的工作方式是由方式控制字的 位决定。
02 0120 0702 0702 03 1 并行通信接口技术
8255A的端口B的工作方式是由方式控制字的 位决定。
02 0121 0702 0702 03 1 并行通信接口技术
8255A的端口C按位置复位控制字的 位用来指定端口C中置位/复位的具体位置。
02 0122 0702 0702 03 1 并行通信接口技术
8255A的端口C按位置复位控制字的 位决定对端口C的某一位置位或复位。
16