发布时间 : 星期日 文章实验2-指导书-运算器的组成更新完毕开始阅读222f19ad27d3240c8547ef26
实验二 运算器的组成
匹配课程代码及名称：070023 计算机组成原理 适用专业及本项目实验学时：计算机科学与技术 3学时 实验时间：2016-5-11 一、实验目的及要求
(1)掌握运算器的基本功能、结构与原理。 (2)掌握层次化设计的方法和过程。 (3)掌握移位器的电路原理与设计过程。 (4)熟悉运算器的测试过程。 二、实验内容
(1)四位全加器的层次化设计。 (2)移位器的设计。 (3)四位寄存器的设计。 (4)运算器的层次化设计。 三、实验条件及设备要求
(1)设备：JYS计算机组成原理实验系统、联想台式计算机 (2)操作系统：Windows XP
(3)软件：ispLEVER 3.0、ispVM System 17.4 四、实验实施步骤
（一）四位全加器的层次化设计
要求使用层次化方法设计一个四位二进制全加器，其中两个加数分别为a3~a0、b3~b0，低位进位为c0，本位和为s3~s0，向高位进位为c4。 1、建立新项目
启动ispLEVER，进入项目管理器ispLEVER Project Navigator，在D盘新建test2文件夹中新建项目add4.syn。 2、选择器件
实验类型：综合型
在项目管理器中，双击ispLSI5256VE-165LF256项进入器件选择窗口，选择ispLSI1032E-70LJ84I，单击“OK”返回项目管理器。 3、原理图输入
（1）底层电路（一位全加器）的设计 ?原理图输入
若实验1设计的一位全加器文件add1.sch有存盘，则可直接导入原理图。方法如下：在项目管理器中单击source-import，在弹出的对话框中找到并选择实验1设计的add1.sch文件，单击“打开”，则在项目管理器中ispLSI1032E-70LJ84I项的下面增加了add1（add1.sch）项。
若无存盘，则需重新输入一位全加器的原理图，注意此时无需在输入和输出端添加缓存器IOPAD，如下图1所示，原理图输入无误后存盘即可。
图1 一位全加器原理图
?生成元件符号add1
为了能够方便在顶层电路中调用一位全加器，需将其生成一个元件符号。若上面?中原理图是导入的，此时需双击项目管理器中的add1（add1.sch）项，将原理图编辑器打开，因为不是直接进出ispLatice1032E芯片的信号，不需要属性定义（管脚锁定），需将3个输入和2个输出缓存器IOPAD删除，再重新接好线（如上图1所示）后保存文件，最后选择File-Matching Symbol命令生成元件符号add1。
若上面?中原理图是新建的，只需在原理图编辑器中选择File-Matching Symbol命令生成元件符号add1。
此时，选择add Symbol-local库，即可在Symbol中看到刚才生成的元件符号add1，最后关闭原理图编辑器。
（2）顶层电路（四位全加器）的设计
在项目管理器中，选择source-new新建原理图文件add4.sch，进入原理图编辑器，调用刚才生成的元件符号add1及输入、输出缓存器IOPAD，经连线、命名等步骤后完成原理图，如下图2所示。
图2 四位全加器原理图
4、管脚定义
将4位操作数a3~a0定义在K7~K4（60-57）上，将4位操作数b3~b0定义在K3~K0（56-53）上，将低位进位c0定义在K8（26）上，将本位和为s3~s0定义在LED3~LED0（79-76）上，将向高位的进位c4定义在LED4（80）上。
管脚定义完后，保存原理图退回项目管理器窗口。此时在项目管理器中可看到左边窗口中出现了add4和add1两个原理图文件，其中add1在位置上比add4向右缩进了一点，说明靠左的add4是顶层电路，而靠右的add1为底层电路，如下图3所示。
图3 完成后的项目管理器窗口
5、文件编译、适配和下载
将实验系统中的模式开关（K23）置于分调模式；在项目管理器中先后选择add4（add4.sch)项和ispLSI1032E-70LJ84I项，进行原理图编译和设计适配，无误后完成下载。 6、功能测试
改变K7~K0的状态，观察LED4~LED0的显示和K7~K0的状态之间是否符合4位全加器的逻辑功能，若有错误则需检查原理图并重新编译、适配、下载并测试。 7、生成元件符号add4
将上述原理图中输入、输出缓存IOPAD删除，将导线重新连好并保存，在原理图编辑器中选择File-Matching Symbol命令生成元件符号add4备用。 （二）移位器的设计
要求设计一个二进制数的移位电路，该电路可实现对4位二进制数分别进行左移1位（×2），右移1位（÷2）和直接传送的功能，这也是运算器的主要功能。其中四位操作数为a3~a0，左移、直送和右移的控制端分别为LM、DM和RM，四位输出为q3~q0。 1、 原理图输入
下图4给出了移位器原理图，该电路在LM、RM和DM控制下可分别实现左移1位，空位补0、右移1位，空位补0和直接传送的功能。采用图形输入法在计算机上完成图4所示移位器的原理图输入。