发布时间 : 星期一 文章数字信号完整性测量的示波器选择更新完毕开始阅读230a82d9cf2f0066f5335a8102d276a200296058
数字信号完整性测量的示波器选择
【摘要】在高速数字系统研发工程中，信号完整性测量至关重要。在总结产生高速数字信号歧变原因的基础上，从示波器类型选择、技术指标选择等方面，系统分析了采用示波器测试信号完整性应该把握的若干关键要素，对测量高速数字信号完整性有一定帮助。
【关键词】高速信号；完整性；示波器；选择
1.引言
“完整性”是指“完整和无损害的”。同样，一个具有良好的完整性的数字信号指的是有干净、快速的上升沿，稳定和有效的逻辑电平，准确的时间位置和没有任何的瞬态跳变[1][2]。
但是，面对今天的数字带宽的“竞赛”，总线周期比20年前要快一千多倍，曾经在毫秒时间内发生的数据交互，现在要以纳秒来衡量。为了实现这一改进，信号边沿的速度比以往任何时候要快100 倍以上。然而，电路板的技术由于某些物理现实的限制，未能跟上信号带宽的发展。虽然芯片几何尺寸缩小，但除了总线本身外，还要考虑电路板仍需要足够的空间容纳IC 器件，连接器，无源元件等。这样，数字信号完整性将受到严峻挑战，数字信号完整性测量也越来越受到重视。
数字信号完整性测量包括时域、频域以及这两种域的混合三种方式。与频域和混合域两种方式相比，因为时域数字信号完整性测量采用示波器具有简单、成本低的特点而使用普遍。本文在分析数字信号完整性歧变原因的基础上，论述了采用示波器测量数字信号完整性的若干关键要素。
2.数字信号歧变的原因
数字信号畸变的原因很多，总结起来主要包括：
（1）时序冲突。例如，当两个驱动器设备尝试同一时间使用相同的总线时，一个驱动器应该保持高阻状态，不妨碍其他驱动器同时发送数据。如果高阻不及时改变，两驱动器则相互冲突。无论是那个驱动器，都会迫使总线的振幅达不到阈值电压。这将导致一个的逻辑水平应该是“1” 却变成“0”。
（2）建立/保持时间违规。例如，一个时钟锁存的器件，如一个D触发器，要求数据在时钟边沿到来前保持稳定电平。这就是所谓的“建立”时间。同样，输入数据必须在时钟边沿到来后继续有效。这就是所谓的“保持” 时间。违反建立或保持时间的要求，可能会导致不可预测故障的输出，或可能会导致输出数据根本没有翻转。