发布时间 : 星期一 文章计算机专业基础综合（计算机组成原理）历年真题试卷汇编3更新完毕开始阅读26c37781302b3169a45177232f60ddccda38e6a5
计算机专业基础综合（计算机组成原理）历年真题试卷汇编3
(总分：62.00，做题时间：90分钟)
一、单项选择题(总题数：25，分数：50.00)
1.下列选项中，用于提高RAlD可靠性的措施有( )Ⅰ．磁盘镜像Ⅱ．条带化Ⅲ．奇偶校验Ⅳ．增加cache机制
A.仅Ⅰ、Ⅱ B.仅Ⅰ、Ⅲ √ C.仅Ⅰ、Ⅲ和Ⅳ D.仅Ⅰ、Ⅲ和Ⅳ
2.某磁盘的转速为10000转／分，平均寻道时间是6ms，磁盘传输效率是20MB／s，磁盘控制器延迟为0．2ms，读取一个4KB的扇区所需的平均时间约为( ) A.9ms B.9．4ms √ C.12ms D.12．4ms
3.下列关于中断I／O方式和DMA方式比较的叙述中，错误的是( ) A.中断I／O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C.中断I／O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成 D.中断I／O方式适用于所有外部设备，DMA方式仅适用于快速外部设备 √
4.程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70％，而CPI增加到原来的1．2倍，则P在M上的执行时间是( )。 A.8．4秒 B.11．7秒 C.14秒 D.16．8秒 √
5.若x=103，y=－25，则下列表达式采用8位定点补码运算实现时，会发生溢出的是( )。 A.x+y B.－x+y C.x－y √ D.－x－y
6.float型数据通常用IEEE754单精度浮点格式表示，假定两个float型变量x和y分别存放在32位寄存器f1和f2中，若(f1)=CC90 0000H，(f2)=B0C0 0000H，则x和y之间的关系为( )。 A.x＜y且符号相同 √ B.x＜y且符号不同 C.x＞y且符号相同 D.x＞y且符号不同
7.某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是( )。 A.19 √ B.22 C.30 D.36
8.采用指令Cache与数据Cache分离的主要目的是( )。 A.降低Cache的缺失损失 B.提高Cache的命中率 C.降低CPU平均访存时间 D.减少指令流水线资源冲突 √
9.某计算机有16个通用寄存器，采用32位定长指令字，操作码字段(含寻址方式位)为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是( )。 A.－32768～+32767 √ B.－32767～+32768 C.－65536～+65535 D.－65535～+65536
10.某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法(下址字段法)确定下条微指令地址，则微指令中下址字段的位数至少是( )。 A.5 B.6 C.8 √ D.9
11.某同步总线采用数据线和地址线复用方式，其中地址／数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据)，该总线的最大数据传输率(总线带宽)是( )。 A.132MB／s B.264MB／s C.528MB／s √ D.1056MB／s
12.一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据，这种总线事务方式称为( )。 A.并行传输 B.串行传输 C.突发传输 √ D.同步传输
13.下列有关I／O接口的叙述中，错误的是( )。 A.状态端口和控制端口可以合用同一个寄存器 B.I／O接口中CPU可访问的寄存器称为I／O端口
C.采用独立编址方式时，I／O端口地址和主存地址可能相同 D.采用统一编址方式时，CPU不能用访存指令访问I／O端口 √
14.若某设备中断请求的响应和处理时间为100ns，每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns，则在该设备持续工作过程中，CPU用于该设备的I／O时间占整个CPU时间的百分比至少是( )。 A.12．5％ B.25％ √ C.37．5％ D.50％
15.计算机硬件能够直接执行的是( )。Ⅰ．机器语言程序Ⅱ．汇编语言程序Ⅲ．硬件描述语言程序 A.仅Ⅰ √ B.仅Ⅰ、Ⅱ C.仅Ⅰ、Ⅲ D.Ⅰ、Ⅱ、Ⅲ
16.由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是( )。 A.－126 B.－125 √ C.－32 D.－3
17.下列有关浮点数加减运算的叙述中，正确的是( )。Ⅰ．对阶操作不会引起阶码上溢或下溢Ⅱ．右规和尾数舍入都可能引起阶码上溢Ⅲ．左规时可能引起阶码下溢Ⅳ．尾数溢出时结果不一定溢出 A.仅Ⅱ、Ⅲ B.仅Ⅰ、Ⅱ、Ⅳ C.仅Ⅰ、Ⅲ、Ⅳ D.Ⅰ、Ⅱ、Ⅲ、Ⅳ √
18.假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写(write back)方式，则能存放4K字数据的Cache的总容量的位数至少是( )。 A.146K B.147K C.148K √ D.158K
19.假定编译器将赋值语句“x=x+3；”转换为指令“add xaddt，3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写(write through)方式，则完成该指令功能需要访问主存的次数至少是( )。 A.0 B.1 C.2 √ D.3
20.下列存储器中，在工作期间需要周期性刷新的是( )。 A.SRAM B.SDRAM √ C.ROM D.FLASH
21.某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址(十进制)序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是( )。 A.8004和8008 B.8002和8007 C.8001和8008 D.8000和8004 √
22.下列有关总线定时的叙述中，错误的是( )。 A.异步通信方式中，全互锁协议的速度最慢 B.异步通信方式中，非互锁协议的可靠性最差
C.同步通信方式中，同步时钟信号可由各设备提供 √ D.半同步通信方式中，握手信号的采样由同步时钟控制
23.若磁盘转速为7200转／分，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是( )。 A.8．1ms B.12．2ms √ C.16．3ms D.20．5ms
24.在采用中断I／O方式控制打印输出的情况下，CPU和打印控制接口中的I／O端口之间交换的信息不可能是( )。 A.打印字符 B.主存地址 √ C.设备状态 D.控制命令
25.内部异常(内中断)可分为故障(fault)、陷阱(trap)和终止(abort)三类，下列有关内部异常的叙述中，错误的是( )。
A.内部异常的产生与当前执行指令相关 B.内部异常的检测由CPU内部逻辑实现 C.内部异常的响应发生在指令执行过程中
D.内部异常处理后返回到发生异常的指令继续执行 √
二、分析题(总题数：6，分数：12.00)
26.某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4，Cache块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。(1)CPU和总线的时钟周期各为多少?总线的带宽(即最大数据传输率)为多少?(2)Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取?(3)存储器总线完成一次读突发传送总线事务所需的时间是多少?(4)若程序BP执行过程中，共执行了100条指令，平均每条指令需要进行1．2次访存，Cache缺失率为5％，不考虑替换等开销，则BP的CPU执行时间是多少?
__________________________________________________________________________________________ 正确答案：(正确答案：(1)CPU的时钟周期为：1／800MHz=1．25ns 总线的时钟周期为：1／200MHz=5ns 总线带宽为：4B／(1／200M)=800MB／s (2)Cache块大小是32字节，每次突发传送32字节，故cache缺失时需要一个读突发传送总线事务读取一个主存块。 (3)一次读突发传送总线事务包括一次地址传送和32字节数据传送。每次读突发中，用1个总线时钟周期传输地址和命令，并采用8体交叉方式访问主存(每个存储体访问1次)。 第一个存储体内部数据准备时间为40ns，其余7个存储体的内部数据准备时间与第一个存储体重叠；再用8个总线时钟周期传输数据。 故一次读突发传送总线事务所需的时间是：5ns+40ns+8×5ns=85ns (5)BP的CPU执行时间包括cache缺失时等待访问主存的额外开销及CPU从cache中读取数据并执行指令的时间。 Cache缺失时等待访问主存的额外开销：1．2×100×5％×85ns=510ns 不论cache命中与否，CPU最终都会从cache中读取数据，因为cache命中时的CPI为4，故指令执行时间=100×4×1．25ns=500ns BP的CPU执行时间=500ns+510ns=1010ns)
27.某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位／借位标志CF、零标志ZF和符号标志NF。假定为该机设计了条件转移指令，其格式如下：其中，00000为操作码OP；C、
Z和N分别为CF、ZF和NF的对应检测位，某检测位为1时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=1，Z=0，N=1，则需检测CF和NF的值，当CF=1或NF=1时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为(PC)+2+2×OFFSET；顺序执行时，下条指令地址为(PC)+2。请回答下列问题。(1)该计算机存储器按字节编址还是按字编址?该条件转移指令向后(反向)最多可跳转多少条指令?(2)某条件转移指令的地址为200CH，指令内容如下图所示，若该指令执行时CF：0，ZF=0，NF=1，则该指令执行后PC的值是多少?若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少?请给出计算过程。(3)实现“无符号数比较小于等于时转移”功能
的指令中，C、Z和N应各是什么?(4)以下是该指令对应的数据通路示意图，要求给出图中部件①～③的名称或功能说明。 __________________________________________________________________________________________ 正确答案：(正确答案：(1)指令长度为16位，下条指令地址为(PC)+2，故每条指令占用两个地址，因此编址单位是字节。 指令中给出的偏移量为8位补码，范围为－128～127，转移执行时，转移目标地址为(PC)+2+2×OFFSET故相对于当前执行的条件转移指令，向后(高地址)最多可跳转2×127个地址，也即向后最多可跳转127条指令。 (2)指令中C=0，Z=1，N=1，故应根据ZF和NF的值来判断是否转移。当CF=0，ZF=0，NF=1时，需转移。 指令中偏移量为补码1110 0011B，乘2即左移一位，为11000110B=C6H，为与16位PC相加，做16位符号扩展，得FFC6H。故该指令执行后PC的值为200CH+2+FFC6H=1FD4H 当CF=1，ZF=0，NF=0时不转移。PC的值为：200CH+2=200EH。 (3)“无符号数比较小于等于时转移”，指令中的C、Z和N应分别设置为C=1，Z=1，N=0。 (4)部件①用于存放当前正在执行的指令，故为指令寄存器O； 部件②用于对指令中的偏移量进行左移一位操作，故为移位寄存器； 部件③实现转移成功时的地址相加操作，故为专用地址加法器。)