发布时间 : 星期二 文章计算机组成原理复习题更新完毕开始阅读277d0baf783e0912a3162a1a
予响应。 11． MIPS、Mflops都是用于表示计算机系统运算速度的指标。 12． 在代码中只存在一位错误的前提下，海明校验码可以检测出一位数据错误的位置并
加以纠正。 13． 当指令中某操作数采用寄存器寻址时，该操作数存放在寄存器中。 14． 主存与辅存的区别在于CPU能否直接访问。 15． 为了保证动态存储芯片DRAM中存放的内容不丢失，需要定时对其进行刷新。 16． 在指令的执行过程中，不可以修改指令寄存器IR中的内容。 17． 组合逻辑控制器比微程序控制器速度快的原因是微程序控制器需要访问内存读取
微指令。 18． 挂接在总线上的多台设备可以同时向总线发送数据，并同时从总线接受数据。 19． CRT显示器和液晶显示器都是发光器件显示器。 20． 通道与DMA方式一样能够在I/O设备与主存间建立直接数据通路，实现主存与外
设之间的数据传输，因此通道仅适合控制快速外设与主存之间的数据传输。
四、 简答题
1． 简述CPU的主要功能。
2． 说明指令周期、机器周期、时钟周期之间的关系。
3． 指令和数据都以二进制代码存放在内存中，CPU如何区分它们是指令还是数据？ 4． 简述串行接口与并行接口的特点。
5． 当CPU与DMA同时需要访问存储器时，如何解决CPU与DMA的访存冲突问题？ 6． 什么叫中断？什么叫向量中断？
7． 什么是中断禁止？如何实现中断禁止？
8． 什么中断隐指令？通过执行中断隐指令完成哪些操作功能？
9． 什么是DMA传送方式？如果采用周期挪用DMA方式从磁盘向主存调入2K的程序，试问DMA控
制器何时发出DMA请求信号？何时发出中断请求信号？它们各自的作用是什么？
五、 已知某机的浮点数格式如下：
0 1 7 8 15 数符 阶 码 尾 数
已知阶码用移码表示，尾数用补码表示，基值为2。
1、 该机规格化尾数的正数范围是（A）10。
2、 该机所能表示的最小负数是（B）10，其机器数的形式为（C）16。 3、 该机真零的机器数表示为（D）2。
4、 已知十六进制的机器数43C0H和C8FFH，它们所代表的十进制值分别为（E）10和（F）10。 5、 已知两个用十六进制书写的机器数分别为：X= C476H 和Y= C32AH
试计算X－Y=？（要求写出详细运算步骤）
六、 计算题
1. 已知x＝－22，y＝＋25，试用布斯算法求[x×y]补 解： x、y的补码为：
[x]补＝[－10110]补＝101010 [y]补＝[＋11001]补＝011001
[－x]补＝[10110]补＝010110
2. 设x＝－0.10111，y＝0.11011。
1) 请用补码一位乘法计算[x×y]补。要求按照补码一位乘法的算法写出完整的计算过程。 2) 说明提高乘法运算速度可以采用哪两种方法。 3. 已知某模型机的浮点数据表示格式如图所示： 15 数符 14 10 阶 码 9 0 尾 数 其中，浮点数尾数和阶码的基值均为2，均采用补码表示。
1) 写出该机所能表示的非规格化最小正数的机器数的十六进制表示，并求出对应的十进制真值。
2) 写出该机所能表示的规格化最大负数的机器数的十六进制表示，并求出对应的十进制真值。
3) 已知两个浮点数的机器数表示为: [x]补＝1000101100100101，[y]补＝
1111111100110100请按浮点加减运算规则写出计算[x＋y]补的完整过程，给出[x＋y]补机器数的十六进制表示。
七、 设计题
1. 下图给出了实现补码乘法的部分硬件框图。 ⑴ 请将逻辑门AND1和AND2的输入信号填写正确。
⑵ 按补码乘法规则将给定的算式的乘法完成，写出X*Y的真值。 ⑶ 将乘法运算初态和终态时，三个寄存器中的数据填入表格中。
00. 0 0 0 0 0 1 0 0 1 1 0 0 00. 0 0 0 0 0 0 1 0 0 1 1 0 00. 1 1 0 0 1 00. 1 1 0 0 1 00. 0 1 1 0 0 1 0 1 0 0 1 1 00. 0 0 1 1 0 0 1 0 1 0 0 1
寄存器A ALU 寄存器C Cn Cn+1 AND1 AND2 B B 寄存器B A B C 寄存器 运算初态 运算终态
2. 下图中给出了一个双总线结构的CPU组成框图。CPU内部通过F总线和B总线把各寄存器连接起来，信息传送方向如图所示。图中“○”为控制门，控制寄存器与总线之间数据通路的接通。图中TEMP为暂存器，用于暂存源操作数；Y寄存器用于存放ALU的一个操作数。已知ALU可完成下列功能：
F=A F=B F=A＋B F=A－B F=A＋1 F=A－1 F=B＋1 F=B－1等. 试写出执行指令 SUB R1,X(R0)的控制信号序列。
说明：1）该指令源寻址方式为寄存器型寻址，源有效地址为 ES=R1;目标寻址为变址寻址，目标
有效地址为 ED=X＋（R0），其中变址值X存放在该指令的下一个地址单元。该指令功能为 (ED)-(R1)→ED。
2）当访存取指或取数时，在送地址的同时应发Read信号；当访存写结果时，在把写入数
据送入MDR的同时应发Write信号。 3）每读出一条指令，（PC）+ 1→ PC
F→IR IR PC PC→B READ 主存储器 F→PC MAR F→MAR F→MDR MDR MDR→B WRITE R0 F→R0 F→R1 F→R2 F→R3 F→SP F→TEMP F→Y A R1 R2 R3 SP R0→B R1→B R2→B R3→B SP→B TEMP TEMP→B Y B ALU
3． 某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个、5个、8个、15个和20个微命令；可判定的外部条件有CY和ZF两个，微指令字长30位。
(1)给出采用断定方式的水平型微指令格式。 (2)控制存储器的容量应为多少位?
4. 已知某运算器的基本结构如下图所示，它具有＋（加）、－（减）、M（传送）三种操作。 (1) 写出图中1～12所表示的运算器操作的微命令。
F B (2) 指出相斥性微操作。
(3) 设计适合此运算器的微指令操作部分的格式。
BUS 1 ALU 2 3 暂存器A 暂存器B 4 5 6 7 8 9 R1 R2 R3 10 11 12
5. 某8位计算机采用单总线结构，地址总线17根（A16～0，A16为高位），数据总线8根双向（D7～0），控制信号R/W（高电平为读，低电平为写）。
已知该机存储器地址空间从0连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成；紧接着40K为备用区，暂不连接芯片；最后80K为用户程序和数据空间，用静态RAM芯片组成。现有芯片如下：
D7～D0 D7～D0
8KROM 16KRAM 3—8译码器
A12～A0 CS OE A13～A0 CS WE
静态RAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，
高电平读。
ROM：8K×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。 译码器：3 — 8译码器。输出低电平有效。
试画出主存芯片连接的逻辑图并写出各芯片地址分配表。
6.下图中给出一个中断排队线路。
⑴ 试按优先次序，从高到低写出中断源的编号。
⑵ 如果在CPU执行某用户程序过程中，有了中断源2、4的中断请求，CPU在处理中断源4