发布时间 : 星期一 文章《EDA技术》习题（解答）5更新完毕开始阅读27826f1a312b3169a451a49f
Simulator Settings Page
Allows you to specify settings that control simulation processing, such as the type of
simulation that should be performed, the time period covered by the simulation, the source of vector stimuli, and other options. Simulation also allows you to check setup and hold times, detect glitches, and check simulation coverage. You can also provide vector stimuli in a Vector Waveform File (.vwf), a Compressed Vector Waveform File (.cvwf), or a text-based Vector File (.vec). You can use Tcl commands and scripts to control simulation and to provide vector stimuli.
Simulation Mode: Simulation Input:
Automatically add pins to simulation output waveforms: Check outputs:
Waveform Comparison Settings: Setup and hold time violation detection: Glitch detection:
Simulation coverage reporting: Report Settings:
Overwrite simulation input file with simulation results:
Disable setup and hold time violation detection for input registers of bi-directional pins: More Settings:
5-5 概述Assignments菜单中Assignment Editor的功能，举例说明。
About the Assignment Editor
User Interface and Functionality: Customizing the User Interface: Pin Information: LogicLock Assignments:
Assignment Validation and Output: Integration with the Pin Planner:
5-6 用74148（8-3线八进位优先编码器）和与非门实现8421BCD优先编码器，用3(5)片74139（2线-4线译码器）组成一个5-24(4-16)线译码器。
5-7 用74283（4位二进制全加器）加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。
5-8 设计一个7人表决电路（用4位二进制全加器），参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。
5-9 设计一个周期性产生二进制序列01001011001的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。
5-10 用D触发器构成按循环码(000->001->011->111->101->100->000)规律工作的六进制同步计数器。
5-11 应用4位全加器和74374(8D触发器)构成4位二进制加法计数器。
5-12 用74194(4位双向通用移位寄存器)、74273(8D触发器)、D触发器等器件组成8位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化一次。
如果使用74299（8位通用移位寄存器）、74373（8D锁存器）、D触发器和非门来完成上述功能，应该有怎样的电路？
5-13 用一片74163（可预置4位二进制计数器）和两片74138（3线-8线译码器）构成一个具有12路脉冲输出的数据分配器。要求在原理图上标明第1路到第12路输出的位置。若改用一片74195（4位通用移位寄存器）代替以上的74163 （可预置4位二进制计数器），试完成同样的设计。
5-14 用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1。
5-15 用7490（十进制计数器）设计模为872的计数器，且输出的个位、十位、百位都应符合8421码权重。
5-16 用74161（可预置4位二进制计数器）设计一个97分频电路，用置0和置数两种方法实现。
5-17 某通信接收机的同步信号为巴克码1110010。设计一个检测器，其输入为串行码x，输出为检测结果y，当检测到巴克码时，输出1。