发布时间 : 星期三 文章FPGA 答辩论文 - 图文更新完毕开始阅读3545a88eb0717fd5360cdcee
第一章 绪论
3. 4. 5. 6. 7.
的三种方法
对DDS的工作原理、特点和特性特性进行研究、分析 系统方案和电路设计 调试
性能结果测试及分析 总结
课题要实现的目标：
1. 信号输出频率范围：1Hz～5MHz； 2. 信号输出频率精度：1Hz；
3. 信号输出电压范围（峰峰值）：0.2V～5V； 4. 信号输出电压精度：0.1V；
5. 信号输出类型：正弦波、方波、三角波。
- 5 -
第二章 FPGA工作原理
第二章 FPGA工作原理
2.1 FPGA简介
2.1.1 FPGA的发展历程及特性介绍
随着数字化技术的不断普及，当今社会已经步入了一个数字集成电路广泛应用的时代。数字集成电路经历了由小中规模到超大规模及专用集成电路(ASIC)的发展历程，其本身的变化就是翻天覆地的。一方面，微电子技术日新月异的发展使得半导体厂商已经无力独立承担设计与制造集成电路的艰巨任务。另一方面，系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，并希冀设计周期尽可能短以提升设计效率，满足实时的需求。基于诸多因素的促进，使得现场可编程逻辑器件的应用成为大势所趋，而这其中应用最为广泛的莫过于现场可编程逻辑阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
FPGA是一种半定制电路[8]，可以归属于ASIC。FPGA的高度灵活性对定制电路的不足之处进行了很好地弥补。在I/O功能上，FPGA支持多种不同的I/O标准；在存储器需求上，大多数FPGA提供了嵌入式BRAM Block存储器，使得用户有实现片上存储器的可能；而在配置上，由于FPGA在掉电后立即恢复成白片，内部逻辑关系尽失，因而可实现反复使用，产生不同的电路功能。此外，拥有多种配置模式也是其出色之处。
2.1.2 FPGA系统结构和资源[9] [10] [11]
图2.1 FPGA内部资源结构图
- 6 -
第二章 FPGA 工作原理
由于技术的进步，产生了百万级的FPGA，同时为了照顾用户的特殊需求，现在包含了4种可编程资源，即位于芯片内部的可编程逻辑单元(LE)、位于芯片四周的可编程I/O、分布在芯片各处的可编程布线资源和片内嵌入式存储器块RAM。也增加了嵌入式乘法器、锁相环的资源，如图2.1所示。
下面将对FPGA内部资源进行简单介绍。 1.可编程逻辑单元(LE)
图2.2所示是一个典型的LE的结构图。 LE包括3个主要部分：查找表(LUT)、进位逻辑和输出寄存器逻辑。
图2.2 典型的LE的结构图
其中，FPGA用查找表(LUT)替代了CPLD中的乘积项阵列，它是FPGA中组合逻辑输出乘积和的关键。大部分器件使用4输入LUT，而有些器件提供输入数量更大的LUT，以建立更复杂的功能。LUT由一系列级联复用器构成，如图2.3所示。
图2.3 查找表(LUT)结构示意图
- 7 -
第二章 FPGA 工作原理
复用器输入可以被设置为高或者低逻辑电平。逻辑之所以被称为查找表，是因为通过“查找”正确的编程级来选择输出，并根据LUT输入信号通过复用器将输出送到正确的地方。LUT本质上就是一个RAM。
LE的同步部分来自可编程寄存器，非常灵活，通常由全局器件时钟来驱动它，而任何时钟域都可以驱动任何LE。寄存器的异步控制信号，如清位、复位或者预设等，都可以由其他逻辑产生，也可以来自I/O引脚。
寄存器输出通过LE后驱动至器件布线通道，还可以反馈回LUT。可以把寄存器旁路，产生严格的组合逻辑功能，也可以完全旁路LUT，只使用寄存器用于存储或者同步二这种，灵活的LE输出级使其非常适合所有类型的逻辑操作。
FPGA LE含有专门的进位逻辑和LAB中的寄存器链布线，为这些信号提供最短链接。进位比特可以来自LAB中的其他LE，也可以来自器件中的其他LAB。产生的进位比特可以输出到其他LE，或者器件互连中。
2. 可编程布线
FPGA器件中的布线通道看起来简单，但实际上提供更多的功能和互连。FPGA布线通道使器件资源能够与芯片任何地方的所有其他资源进行通信。老款的非FPGA器件是无法实现的。
FPGA布线通道可以分成两类：本地互连及行列互连。本地互连直接连接LE或者LAB中的ALM，邻近LAB之间进行最短连接，称为直接链路。另一类互连是行列互连。这类互连的长度固定，跨过一定数量的LAB，或者整个器件。LABI／O可以连接到本地互连，实现高速本地操作，或者直接连接至行列互连，向芯片的其他部分发送数据。
3. 可编程I/O
FPGAFO控制功能含在阵列边沿的模块中，所有器件资源都可以通过FPGA布线通道使用该功能。FPGA中的I/O模块通常被称为I/O单元。除了基本输入、输出及双向信号，I/O引脚还支持多种I/O标准，包括多种最新的低电压高速标准。
其他特性包括可变电流驱动能力和摆率控制等，以提高电路板级信号完整性。上拉电阻形式的片内匹配功能有助于减少电路板上的匹配元件数量。有些器件的I/O单元还含有钳位二极管，使能后可以用做PCI总线的I/O。根据设计需要，器件中未使用的I/O引脚可以被设置为开漏或者三态。
4. 嵌入式存储器RAM
现代FPGA器件除了LAB之外还含有特殊的硬件模块。这些专用资源模块占用了阵列中一个或者多个模块，通过FPGA布线通道可以访问这些模块。这些专用资源
- 8 -