发布时间 : 星期一 文章数字逻辑电路试卷（附答案）更新完毕开始阅读358bf5daa58da0116c1749a1
[A] 读/写 [B] 无读/写 [C] 只读 [D] 只写 30.八路数据分配器，其地址输入端有（C）个。
[A] 1 [B] 20 [C] 3 [D] 4
三、判断题（每题2分，共20分）
（×）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。 （×）3．并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （√）4．异或函数与同或函数在逻辑上互为反函数。
（×）5．因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （√）6. 格雷码具有任何相邻码只有一位码元不同的特性。 （×）7．逻辑变量的取值，１比０大。
（√）8．相同逻辑功能的TTL电路和CMOS电路相比，前者的功耗大。 （×）9. 十进制数（9）10比十六进制数（9）16小。
（√）10. 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。 （×）11. 逻辑函数Y=A + B+ C+B 已是最简与或表达式。
（×）12. 三态门的三种状态分别为：高电平、低电平、不高不低的电压。 （×）13.单稳态触发器在外加触发信号触发时，电路由暂稳态翻转到稳态。
（×）14.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽TW （√）15. CMOS门输出为１时由外接电源和电阻提供输出电流。 （√）16. 数据选择器和数据分配器的功能正好相反，互为逆过程。 （×）17. 用数据选择器可实现时序逻辑电路。
（√）18. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（×）19. 同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。 （×）20．计数器的模是指构成计数器的触发器的个数。 （√）21．奇偶校验码不能检测出偶数个码元错误。 （×）22. 施密特触发器具有一个稳定状态。
（×）23. 用4选1数据选择器不能实现3变量的逻辑函数。
（×）24.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 （√）25．若两个函数具有相同的真值表，则两个逻辑函数必然相等。 （×）26.时序电路无记忆功能，组合逻辑电路有记忆功能。
（√）27.A/D转换器的位数越多，能够分辨的最小输出电压变化量就越小。