发布时间 : 星期五 文章基于VHDL的2FSK调制与解调更新完毕开始阅读36eb6ad649649b6648d74770
河北大学工商学院2012届本科生毕业论文(设计)
3.2.1 基于VHDL语言的2FSK信号的解调过程
2FSK信号的解调实现主要由分频器,寄存器,计数器和判决器组成.本课题中f1=3f2,在设计解调器过程中，分频器的分频系数应设为输出为较高的那个载波信号。此时计数器以f1为时钟信号，上升沿计数，基带信号“0”对应载波f1，其码元个数为1/f1 ,基带信号0码元对应的计数个数为1/f2 。计数器根据两种不同的计数情况,对应输出0或者1两种电平， 图中没有模拟电路部分,调制信号为数字信号的形式。图3-9显示了在VHDL语言下2FSK解调的过程图。
clk FPGA 分频器q 计数器m 判决器 基带信号 寄存器xx start 调制信 号
图3-9 基于VHDL语言的2FSK的解调框图
3.2.2基本解调流程
[1]建立工作库目录文件夹。新建一个VHDL_File单击文件（File）菜单下的新建输入文件（New），会弹出新建输入文件的对话框。New对话框包括两个子对话框。选择Device Design Files，选择硬件设计文件类型为VHDL_File,然后在VHDL文本编辑框中输入2FSK基于VHDL语言的解调程序，如图3-10所示。然后把输入的VHDL程序存盘，选择File/Save As命令，找到已建立的文件夹，存盘名字必须与实体名一致，即DL_FSK.vhd,然后按下述步骤进入建立工程项目流程。
图3-10 2FSK解调VHDL文本编辑窗示例
13
河北大学工商学院2012届本科生毕业论文(设计)
[2]建立工程项目。即使用File/New Project Wizard命令打开建立新工程对话框，使用File/New Project Wizard命令创建新工程。创建新工程时，可以为工程指定工作目录、指定工程名称以及指定顶层设计实体的名称。将设计文件添加在工程中，如图3-11所示单击下方的Next按钮，在弹出来的对话框中单击File栏的文件，本次程序中只有一个VHDL文件DL_FSK.vhd单击Next按钮，如图3-12所示。在从弹出的对话框中选择仿真器和综合器类型，如果都选Done，则表示选Quartus‖中自带的仿真器。单击Next按钮，这时弹出选择目标芯片的对话框，首先在Family栏中选择目标芯片系列，再次选择FLEX10K系列，再次单击Next按钮，选择此系列的具体芯片，如图3-12所示。单击Next按钮就进入下一步，弹出“工程设置统计”对话框，最后单击Finish按钮结束设置，即表示已设定好此工程，并出现DL_FSK工程管理窗口，工程设置统计对话框如图3-13所示。
图3-11 将所有相关VHDL文件加入工程
图3-12 仿真器和综合器的选择界面
14
河北大学工商学院2012届本科生毕业论文(设计)
图3-13 “工程设计统计”对话框
[3]程序编译，即执行Quartus‖主窗口的Processing菜单的Start Compilation选项，启动全程编译。编译成功后的工程管理窗口。编译过程中应留意工程管理窗口下岗的Processing栏中的编译信息。如果编译出现报错，则可以双击栏下的错误报告，软件会自动提醒错误的代码编译地址以供修改。此界面左上角是工程管理窗口，显示了此工程的结构和使用的逻辑宏单元数，最下方是编译处理信息，中间是编译报告项目的选择菜单，单击其中各项可了解编译和分析结果。
3.2.3 2FSK信号的解调波形仿真
[1]建立仿真波形文件。即选择File菜单的New选项，在弹出的文件类型编辑对话框中，选择Other Files中的Vector Weaveform File项，单击OK按钮，即出现波形文件窗口。
[2]设置仿真时间区域。对于时序仿真测试来说，将仿真时间设置在一个合理时间区域是十分重要的，一般视实际情况具体而定。本设计调制部分将仿真时间区域设为6us、周期为40ns其设计步骤实在Edit菜单中选择End Time,在弹出的Time处填上6，同理在Gride Size中Time period输入40ns,单击OK按钮。
[3]输入各工程信号的节点。即选择View菜单中的Utility Windows项的Node Finder,即可弹出下图所示的对话框，在此对话框Filter项中Pins:all Registers:Post-fitting，然后单击List按钮，于是在下方的Nodes Found窗口中出现设计中的DL_FSK工程的所有端口的引脚明。用鼠标将时钟信号节点clk、start、x、q、y、xx、m分别拖到波形编辑窗口，如图3-14所示。
15
河北大学工商学院2012届本科生毕业论文(设计)
图3-14 解调波形编辑窗口
[4]设计信号波形，首先单击左侧的全屏显示按钮，使之处于适当的位置。单击时钟信号clk使之变成蓝色条，再单击右键，选择Value设置中的Count Value项，设置clk为连续变化的二进制数值，初始值为0。单击start使之成为蓝色条，再单击右键，选择Value设置中的Forcing High项，使得start变成高电平信号。单击x使之变成蓝色条，再单击Waveform Editing按钮，把x变成高低电平连续变化的信号。
[5]文件存盘。选择File中的Save As项，将波形文件以默认名DL_FSK.vwf存盘即可。 [6]所有设置完毕后，即可气筒仿真器Processing/start simulation直到出现Simulation was successful，仿真结束。仿真波形输出文件DL_FSK Simulation Report将自动弹出仿真图形。注意，Quartus‖的仿真波形文件中，波形编辑文件与波形仿真报告输出文件是分开的。图3-15显示了在VHDL语言下的2FSK的解调仿真图。
图3-15 2FSK解调VHDL的程序仿真结果图
3.2.4 2FSK解调电路
16