发布时间 : 星期四 文章计算机组成原理复习资料+试题更新完毕开始阅读37789cfeda38376baf1fae4f
时间？刷新用的行地址为几位？（4分） ② 若为该机配备4K×8位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为03280H，则该地址可映象到的Cache的哪一组？（6分） ③ 若用2个16K×4位的SRAM芯片和2个8K×8位的SRAM芯片形成32K×8位的RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）试画出地址译码方案；写出RAM的地址范围。 （2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
3．某机字长8 位，CPU地址总线20位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问： ④ 若该机主存采用64K×1位的DRAM芯片（内部为256×256阵列）构成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为8ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？ ⑤ 若为该机配备4K×8位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为03280H，则该地址可映象到的Cache的哪一组？ ⑥ 若用2个16K×4位的SRAM芯片和2个8K×8位的SRAM芯片形成32K×8位的RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。
（1）试画出地址译码方案；写出RAM的地址范围。 （2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、
数据线、控制线及其连接。 4．某CPU地址总线16位，数据总线8位，CPU 的控制信号线有：MREQ#（存储器访问请
求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。若用若干个8K×4位的SRAM芯片形成32K×8位的RAM存储区域，起始地址为4000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM的地址范围，并画出SRAM与CPU的连接图（请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接）。
四．设某流水线计算机有一个指令和数据合一的cache，已知cache的的读/写时间为10ns，主存的读/写时间为100ns，取指的命中率为90%，数据命中率为80%，在执行指令时，约有1/5指令需要存/取一个操作数，假设指令流水线在任何时候都不阻塞，那么，设置cache后，与无cache比较，计算机的运算速度可提高多少倍？
五．某计算机的字长为16位，存储器按字编址，访内存指令格式如下：
15 11 10 8 7 0
其中OP是操作码，M是定义寻址方式（见下表），A为形式地址。设PC和Rx分别为程序计
数器和变址寄存器，字长为了16位，问：该格式能定义多少种指令?写出各种寻址方式的有效地址EA的计算式。
M值 0 1 2 3 4 假如该机支持的机器指令格式如下：
操作码(4位) Rs（2位） Rd（2位） 寻址方式 立即寻址 直接寻址 寄存器间接寻址 变址寻址 相对寻址 Addr/Disp/Data/X(8位)
五．CPU结构如下图所示，各部分间的连线表示数据通路，箭头表示数据信息传送方向。
1． 请标明图中A,B,C,D四个寄存器名； 2． 简述指令从主存储器取到控制器的数据通路；
1、根据所示的数据通路，画出访存指令LDA R0，（（A））对应的微程序流程图，其功能为：
D ALU 微操作信号 发生器 DA1 DA2 C ＋1 A B 主存储器M 通用 存器 器GR （（A））? R0，源操作数采用间接寻址；
2、根据所示的数据通路，画出无条件转移指令对应的微程序流程图：
JMP [PC+Disp] ； 功能为：Disp+（PC）? PC，采用相对寻址。
3、假如两个二进制补码数据X和Y分别放在R0和R1中（8位寄存器的最低4位补0），[X]补= 0.110,[Y]补＝1.001，ALU的控制信号‘*’可以实现补码的乘法计算，结果放在R0寄存器中。 （1）写出用补码一位乘法计算〔X×Y〕补的计算过程；
（2）请用微程序流程图描述机器指令MUL R0，R1的指令周期，其功能为：（R0）×（R1）? R0，操作数均采用寄存器寻址。
3、若该机采用微程序控制器，共有28种微操作命令（采用直接控制法），有7个转移控制状态（采用译码形式），微指令格式如下，其中下址字段7位，则操作控制字段和判别测试字段各有几位？控存容量是多少？（用字数×字长的形式表示）
操作控制字段
运算器ALU-BM-RALUB-DA1DA1DA2B-DA2M-WB-ARMEM判别测试字段 下址字段 主存ARPC+1B-IRR0B-RiR1R2R3微程序控制器图1 模型机框图...微操作控制信号时序系统Ri-BIDPC-BIRB-PCPC控制器
（2）图1是模型机的结构图。某条指令的微程序流程图如图2所示。其中，J1指根据操作码散转至指令的微程序入口。请写出这二条指令的功能、寻址方式及指令的格式。
PC ARPC+1 PCRAM IR01HPC→AR,PC+1SR->DA1PC ARPC+1 PC02HRAM→IR,03HDR→DA2RAM PCJ1散转 J1#=0散转10HDA1-DA2→DRL
图2 微程序流程图
图2 微程序流程图
(3)画出MOV指令的微程序流程图。采用直接寻址方式，将以A为地址的主存单元的内容 送至Rd寄存器。指令格式为：
OP A （4）若该机微指令下址字段为7位，则其控制存储器的地址范围为多少？（2分）
(3)画出ADD 指令的微程序流程图。该加法指令采用立即寻址方式，含义是将寄存器Rd的内容加上立即数DATA送到Rd寄存器。指令格式为：
OP 00 Rd DATA （4）若该机微指令总共有138条，每条微指令需要一个控存单元，则微指令的下址字段至少需
多少位？
1．设某机字长16位，指令格式均为单字指令，每个地址码5位，试采用操作码扩展技术设
计一个指令系统，包含62条双地址指令，30条单地址指令，20条零地址指令；请给出指令编码示意图。
3．某8位模型机采用微程序控制器，结构如图1所示。其中MEM为主存，R0~R3是通用寄存器。各部件的控制信号均已标出，控制信号的命名准则是：‘→’符号前的是数据发送方部件，‘→’符号后的是数据接收方部件，并且控制信号中的B表示总线；J1#控制指令译码，其他读写信号具有普通意义。例如：B→DA1表示总线上的数据送入DA1暂存器；ALU→B#表示ALU运算的结果送到总线上（低电平有效），
（1）图1中有22个微操作控制信号，另外3个信号J1＃～J3＃是用于微指令转移的判别
测试条件。在微指令中，控制字段采用直接控制法，判别测试字段采用译码法编码，下址字段8位，则微指令字长多少位？该模型机的控存容量是多少？
（2）模型机的某条指令的微程序流程图如图2所示，写出该条指令的功能、寻址方式、
指令第二字的含义。
（3）写出MEM→DA1微指令必须发送的微操作控制信号。 （4）根据图1所示的数据通路，写出ADD
RD，[ADDR]指令的微程序流程图。指令
01 Rd 功能为（RD）＋（ADDR）→RD，即寄存器RD的内容加内存单元ADDR的内容送回RD寄存器。指令格式如下：
OP（4位） ×× ADDR RD（2位） 微操作控制信号299→B移位器S0S1MCiB→DA1DA1ALU→B??微控器J1~J3ALUS2S3PC→BDA2B→DA2PC后继微地址转移控制逻辑PC+1IRB→PCB→IRR0R1R2R3B→AR寄存器译码电路RD→BRS→BB→RDARD7-D0INPUTUNITIORMEMA7-A0MEMRMEMWA7-A0OUTPUTUNITIOW
图1 模型机结构框图
PC→AR，PC+1PC→AR ，PC+1MEM→DA1MEM→IR PC→DA2J1（散转至指令入口）DA1＋DA2→PC