发布时间 : 星期二 文章DSP题库更新完毕开始阅读3901bd67647d27284b7351df
64、C54x DSP的指令系统有 助记符指令 和 代数指令 两种形式。
65、COFF目标文件中.text段通常包含 可执行代码 ，.data段通常包含己初始化的数据，.bss段中通常为 未初始化的数据 保留空间。
66、DSP芯片的开发工具可以分为 代码生成工具 和 代码调试工具 两类。 67、已知A=FF FFFF FFCBH, T= 0000H，则执行指令EXP A后，T= 25 。
68、CPU的并行结构和片上DARAM的配合，可使C54x在1个指令周期内同时执行4次操作，包括1 次取指、2次读操作数和1 次写操作数。
69、哪条指令可用于无符号数的加法运算 ADDS Seme，Src 。 70、C54x中对I/O空间进行操作的指令是：PORTR、PORTW 71、 TMS320C54x双数据读用到的总线有：地址总线 CAB、DAB 及数据总线CB、DB。 72、TMS320C54x的中央处理器CPU由 部件和 部件组成。 73、累加器分为3个部分：保护位、高阶位、低阶位。 74、哪个伪指令可以定义未出始化段；.bss .usect 75、TMS320C54x的片内存储空间分为3个可选择的存储空间： 64 K 的程序存储空间， 64、 K的数据存储空间和 64K的I/O存储空间。
76、执行块重复操作时用到的寄存器是 BRC、RSA、REA。 77、软件可编程PLL受寄存器 时钟方式寄存器 控制。
78、TMS320C54x单数据读用到的总线有：地址总线 DAB 和数据总线 DB
79、TMS320VC5402 有 2 个定时器。已知SP＝300H，执行指令PSHM ST1后，SP＝299H 80、C54x的串口形式包括标准同步串口SP， 缓冲同步串行口BSP ，多路缓冲串口McBSP和 时分多路同步串行口TDM 。
81、按数据格式分类，DSP芯片可分为 定点 DSP芯片和 浮点 DSP芯片。 82、 RPTZ #99 , 则下一条指令将执行 100 次。
83、CCS中表示立即操作数时，必须在一个数居前加上符号 。
84当状寄存器ST1中的FRCT＝ 1 时，乘法器输出自动左移1位，消去多余的符号位。
85、除法运算时，对于被除的绝对值大于等于除数的绝对值的情况，可利用条件减法指令 SUBC加上重复指令“RPT #15”实现运算。
86、时钟发生器的组成：内部振荡器和锁相环（PLL） 87、DSP芯片按数据格式分： 和 88、TMS320C54x所有片内和片外程序存储器和片内、片外数据存储器分别统一编址。此外，通过工作方式控制寄存器PMST的3个位控制信息 MP/MC 、OVLY 和 DROM ，影响数据/程序存储空间的映射。 89、TMS320C54x芯片的流水线操作共有6个操作阶段，6个阶段执行的任务是预取指， 取指 ，译码， 寻址 ， 读数 和执行。
90、TMS320C54x中断系统有两个重要的中断寄存器，当一个中断出现时， IFR（中断标志寄存器） 中的相应的中断标志位置1，当 IMR（中断屏蔽寄存器） 中的某一位为1时就能开放相应的中断 。
91、TMS320C54x复位时，PMST的状态是PMST＝1FFH 目标程序文件用.obj扩展名表示
92、累加器A分为三个部分，分别为 保护位 ； 高阶位 ； 低阶位 。 93、累加器B分为三个部分，分别为 保护位 ； 高阶位 ； 低阶位 。 94、DSP C54X采用 哈佛 总线结构对程序存储器和数据存储器进行控制。 95、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL。
3
96、TMS320C54x的ST1寄存器中，INTM位的功能是 开放/关闭所有可屏蔽中断 。 97、TMS320C54X的ST1寄存器中，CPL位的功能是指示 直接寻址时采用何种指针 。 98、TMS320C54X的ST0寄存器中，DP位域的功能是 直接寻址时的页指针。
99、 DSP技术是利用专用或通用数字信号处理芯片，通过数值 算的方法对信号进行处理。 100、DSP处理器的英文全称 Digital Signal Processing 。
101、TMS320C54X具有两个通用I/O口，BIO用于输入外设的状态；XF用于输出外设的控制信号。
102、直接寻址中从页指针的位置可以偏移寻址128 个单元。
103、在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：延迟分支转移；无延迟分支转移。
104、TMS320C54X DSP提供一个用16位堆栈指针（SP）寻址的软件堆栈。当向堆栈中压入数据时，堆栈是从 低 地址向 高 地址方向填入。
105、 TMS320C54X DSP提供一个用16位堆栈指针（SP）寻址的软件堆栈。当向堆栈中弹出数据时，堆栈是从 高 地址向 低 地址方向填入。 106、C54x的程序中，“.bss”段主要用于为变量保留存储空间。
107、C54x的程序中，“.text”段是文本段段，主要包含可执行文本。
108、C54x的程序中，“.data”段是__数据段_______段，通常包含初始化数据_____。 109、TMS320C54X的MP/MC管脚的功能是 微计算机或微处理器工作模式 。 110、TMS320C54X CPU采用 桶形移位 寄存器作为专用硬件实现移位功能。 111、汇编语句“STL A，@y”中“@y”表示 直接 寻址方式。
112、解释汇编语句“READA *AR1”的功能： 以累加器A的内容作为地址读取程序存储单元，将读取的数据存入以AR1的内容作为地址的数据存储单元中 。 113．解释汇编语句“WRITA *AR1”的功能： 。
114、DSP芯片的哈佛结构采用双存储空间， ________和________分开,有各自独立的程序总线和数据总线。
115、TMS320VC5402-100的指令周期是________纳秒，它的运算速度是________MIPS。 116、若MP/ MC＝_______，则片内ROM安排到程序空间。 117、若DROM＝1，则片内ROM安排到_______。
118、累加器A和B的差别仅在于累加器A的_______位可以用做_______的一个输入。 119、当ST1中的小数方式位FRCT=1，乘法器工作在_______相乘方式，乘法结果自动左移1位，以消去多余的符号位。
120、处理器工作方式状态寄存器PMST中的IPTR为中断向量指针，它指示中断向量所驻留的128字程序存储器的位置，DSP复位时，这9位字段全部置_______，所以复位向量总是驻留在程序存储空间的_______。
121、指数编码器可以在单个周期内执行EXP指令，求得累加器中数的______值，并以2的补码的形式存放到T暂存器。
122、TMS320C54x芯片都有2个通用的I/O引脚，即XF和BIO，其中________为外部标志输出信号引脚。
123、C54x采用基于2的补码小数表示形式，16进制数4000H表示的小数是________。 124、C54x片内定时器主要由TIM、PRD、和TCR三个寄存器及相应的逻辑控制电路组成，其中________为定时寄存器，________为定时周期寄存器，________为定时控制寄存器。 125、DSP芯片复位时，时钟方式由3个引脚_______、________、________的状态决定。 126、TMS320C54x内部有________4条总线，每条总线又包括________和________ 。可以在一个机器周期内从程序存储器取________条指令，从数据存储器读________个操作数和向
4
数据存储器写________个操作数。 127、典型的DSP系统应包括抗混叠低通滤波器 、 ________ 、 ________ 、 ________ 以及平滑低通滤波器。
128、C5402采用双电源供电，共内核电源电压为______V，I/O电源电压为______V。 129、累加器A和B都可分为三部分，分别为_____﹑_____和_____。
130、C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为_____﹑_____和_____ 。
131、C5402内部含有_____字的ROM、 _____字的DARAM、 _____字的SARAM。
132、所谓硬件配置的PLL，就是通过设定C54x的3个引脚_____ 、 _____和_____的状态,选定时钟方式。 133、C54x中开放可屏蔽中断的条件是ST1中的INTM位= _____,IMR中的相应位为_____。而非屏蔽中断不受INTM位的影响，且在IMR寄存器中无相应标志位。
5
二、选择题
1、MS320C54X DSP微处理器采用的是（ ）结构
A、哈佛结构 B、冯?诺依曼结构 C、矩阵结构 D、以上都不是 2、TMS320C54X DSP有（ ）组数据总线。
A、4 B、16 C、8 D、3
3、采用DSP进行数字信号处理属于（ ）实现方法。
A、硬件 B、软件 C、软硬件结合 D、以上都不是 4、TMS320C54X DSP有（ ）个累加器。
A、1 B、2 C、3 D、4
5、TMS320C54X DSP共有129条指令，分为（ ）大类 A、6 B、5 C、4 D、3 6、可编程数字信号处理器简称（ ）。
A、CPU B、MCU C、CCU D、DSP 7、目标程序文件用（ ）扩展名表示。
A、.obj B、.cmd C、.out D、.asm
8、在TMS320C54X DSP中采用了（ ）级流水线操作。 A、6 B、5 C、4 D、3
9、TMS320C54X DSP软硬件复位时，中断向量为（ ） A、FF00H B、FF80H C、0080H D、0000H 10、TMS320C54X DSP主机接口HPI是（ ）位并行口 A、32 B、16 C、8 D、2
11、TMS320C54X DSP采用改进的哈佛结构，围绕（ ）条16位总线建立。 A、4 B、8 C、12 D、16
12、TMS320C54X DSP的32个中断源分为14级，其中（ ）级别最高。 A、INTR B、NMI C、RS D、INT0 13、TMS320 C54X主要应用于（ ）领域。
A、自动控制 B、语音处理 C、浮点运算 D、图象处理 14、TMS320 C24X主要应用于（ ）领域。
A、自动控制 B、语音处理 C、浮点运算 D、图象处理 15、TMS320 C67X主要应用于（ ）领域。
A、自动控制 B、语音处理 C、浮点运算 D、图象处理 16、TMS320 C3XX主要应用于（ ）领域。
A、自动控制 B、语音处理 C、浮点运算 D、图象处理
17、处理器方式状态寄存器PMST中的（ ）确定片内安排程序存储器。 A、MP/MC B、OVLY C、DROM D、INTM
18、处理器方式状态寄存器PMST中的（ ）确定片内RAM安排程序和数据存储器。 A、MP/MC B、OVLY C、DROM D、INTM
19、处理器方式状态寄存器PMST中的（ ）确定片内ROM安排数据存储器。 A、MP/MC B、OVLY C、DROM D、INTM
20、CPU能够在单周期内对DARAM进行两次访问而不冲突的是（ ） A、同时进行PAB/PB取指和DAB/DB读取第一个数据
B、同时进行CAB/CB读取第二个数据和EAB/EB将数据写存储器 C、同时进行PAB/PB取指和CAB/CB读取第二个数据
6