发布时间 : 星期五 文章STM32F407-RCC配置更新完毕开始阅读3c11ec1925c52cc58bd6bed8
这里我们写一个RCC配置函数来说明各函数的用途，其中HSE = 8MHz。 /**
* @说明 配置STM32F407的时钟系统 * @参数 无 * @返回 无
* @说明 void Clock_Config(void) 按如下表格配置时钟 *
*================================================================== * Supported STM32F4xx device revision | Rev A
*----------------------------------------------------------------------------- * System Clock source
| PLL (HSE) | 168000000 | 168000000 | 4 | 2
| 8000000
| 1
*----------------------------------------------------------------------------- * SYSCLK(Hz) * HCLK(Hz) * AHB Prescaler * APB1 Prescaler
*----------------------------------------------------------------------------- *----------------------------------------------------------------------------- *----------------------------------------------------------------------------- *----------------------------------------------------------------------------- * APB2 Prescaler * HSE Frequency(Hz)
*----------------------------------------------------------------------------- *----------------------------------------------------------------------------- * PLL_M |8 *----------------------------------------------------------------------------- * PLL_N
* PLL_P * PLL_Q */
void Clock_Config(void){
ErrorStatus uint32_t uint32_t uint32_t uint32_t
State; PLL_M; PLL_N; PLL_P; PLL_Q;
| 336 | 2 |7
*----------------------------------------------------------------------------- *-----------------------------------------------------------------------------
*===================================================================
/*配置前将所有RCC重置为初始值*/ RCC_DeInit();
/*到了这一步，我们已经配置好了PLL时钟。下面我们配置Syetem Clock*/ /*选择PLL时钟作为系统时钟源*/
RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
/*这个系数用来配置SD卡读写，USB等功能，暂时不用，根据文档，暂时先设为7*/ PLL_Q
/* 配置PLL并将其使能，获得 168Mhz 的 System Clock 时钟*/ RCC_PLLConfig(RCC_PLLSource_HSE, PLL_M, PLL_N, PLL_P, PLL_Q); RCC_PLLCmd(ENABLE);
= 7;
/* 到这一步为止，已有 PLL_VCO output clock = 336 MHz. System Clock = (PLL_VCO output clock)/PLL_P , 因为我们要 SystemClock = 168 Mhz，因此令 PLL_P = 2. */ PLL_P
=
2;
/*选择外部晶振作为PLL的时钟源*/
/* 到这一步为止，已有 HSE_VALUE = 8 MHz.
PLL_VCO input clock = (HSE_VALUE or HSI_VALUE / PLL_M)， 根据文档，这个值被建议在 1~2MHz，因此我们令 PLL_M = 8， 即 PLL_VCO input clock = 1MHz */ PLL_M
/* 到这一步为止，已有 PLL_VCO input clock = 1 MHz. PLL_VCO output clock = (PLL_VCO input clock) * PLL_N, 这个值要用来计算系统时钟，我们 令 PLL_N = 336, 即 PLL_VCO output clock = 336 MHz.*/ PLL_N
=
336;
= 8;
/*
**我们要选择PLL时钟作为系统时钟，因此这里先要对PLL时钟进行配置 */
/*这里选择 外部晶振（HSE）作为 时钟源，因此首先打开外部晶振*/ RCC_HSEConfig(RCC_HSE_ON); /*等待外部晶振进入稳定状态*/
while( RCC_WaitForHSEStartUp() != SUCCESS );
/*到了这一步，我们已经配置好了系统时钟，频率为 168MHz. 下面我们可以对 AHB，APB，外设等的
时钟进行配置*/
/*****函数结束******/
/*APB2时钟配置. 2分频，即 PCLK2 = 84 MHz*/ RCC_PCLK2Config(RCC_HCLK_Div2);
/*APB1时钟配置. 4分频，即 PCLK1 = 42 MHz*/ RCC_PCLK1Config(RCC_HCLK_Div4);
/*APBx时钟（PCLK）由AHB时钟（HCLK）分频得到，下面我们配置 PCLK*/
/*首先配置 AHB时钟（HCLK）. 为了获得较高的频率，我们对 SYSCLK 1分频，得到HCLK*/ RCC_HCLKConfig(RCC_HCLK_Div1); /*时钟的结构请参考用户手册*/
/*以上函数可以大体上说明这些库函数的作用*/
}
对于 RCC_PLLConfig();函数，大家可能会迷惑。 其函数原型为：
void RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t PLLM, uint32_t PLLN, uint32_t PLLP, uint32_t PLLQ)；
迷惑的地方肯定在于后面 4个参数 PLLM / PLLN / PLLP / PLLQ.
在库函数源文件 system_stm32f4xx.c 中可以找到这 4个参数的说明，请看下图注释部分:
其中 HSE_VALUE 是在 库函数头文件stm32f4xx.h 中定义的 一个宏，这个宏定义的值要和实际使用的外部晶振保持一致。
库函数默认定义的是 25MHz，如果我们实际的外部晶振是 8MHz，就要修改这个宏。
注意：如果你仔细看注释的话，可以注意到这个宏是可以通过编译器修改的，但KEIL 4.2.2a 版本似乎修改了不起作用，使用这个版本的同学需要注意一下。
回到RCC_PLLConfig();对其做一些说明:
（下面的是从 库函数源文件 stm32f4xx_rcc.c 中找到的。其他函数可以直接去看库函数，注释非常详细）
/**
* @brief Configures the main PLL clock source, multiplication and division factors.
@简介 配置主PLL时钟源，以及分频因子 (PLL不止一个,还有一个用来为音频处理提供高质量时钟)
* @note This function must be used only when the main PLL is disabled. * @注意 这个函数只能在主PLL失能时才能使用
* @param RCC_PLLSource: specifies the PLL entry clock source. @参数 RCC_PLLSource:选择PLL时钟源
* This parameter can be one of the following values:
这个参数可以是如下值：
* @arg RCC_PLLSource_HSI: HSI oscillator clock selected as PLL clock entry
选择HSI作为PLL时钟源
* @arg RCC_PLLSource_HSE: HSE oscillator clock selected as PLL clock entry
选择HSE作为PLL时钟源
* @note This clock source (RCC_PLLSource) is common for the main PLL and PLLI2S. *
* @param PLLM: specifies the division factor for PLL VCO input clock @参数 PLLM：设置 PLL VCO 输入时钟的 除法因子（division factor） * This parameter must be a number between 0 and 63.
这个参数 范围是 0 ~ 63
* @note You have to set the PLLM parameter correctly to ensure that the VCO input * frequency ranges from 1 to 2 MHz. It is recommended to select a frequency * of 2 MHz to limit PLL jitter. * @注意
你需要正确选择 PLLM的值， 使得 VCO输入频率 介于 1~2MHz.