发布时间 : 星期三 文章8086和8088引脚图更新完毕开始阅读427f84475acfa1c7aa00cc6f
RD*（Read） (32) 读控制，输出、三态、低电平有效
DEN*（Data Enable） (26) 数据允许，输出、三态、低电平有效 DT/R*（Data Transmit/Receive） (27)数据发送/接收，输出、三态高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收）
READY (22) 存储器或I/O口就绪，输入、高电平有效如果测到高有效，CPU直接进入下一步
如果测到无效，CPU将插入等待周期Tw
SSO*（System Status O） (34) 最小组态模式下的状态输出信号 INTR（Interrupt Request） (18) 可屏蔽中断请求，输入、高电平有效
INTA*（Interrupt Acknowledge） (24) 可屏蔽中断响应，输出、低电平有效
NMI（Non-Maskable Interrupt） (17) 不可屏蔽中断请求，输入、上升沿有效
HOLD (31) 总线保持（即总线请求），输入、高电平有效 HLDA（HOLD Acknowledge） (30)总线保持响应（总线响应），输出、高电平有效
RESET (21)复位请求，输入、高电平有效 MN/MX*（Minimum/Maximum） (33) 组态选择，输入
? 接高电平时，8086引脚工作在最小模式；反之，8086工作在最大模式
TEST* (23) 测试，输入、低电平有效 CPU引脚是系统总线的基本信号 可以分成三类信号
? 16位数据线：D0 ~ D15 ? 20位地址线：A0 ~ A19 ? 控制线：
? ALE、IO/M*、WR*、RD*、READY ? INTR、INTA*、NMI，HOLD、HLDA ? RESET、CLK、Vcc、GND