基于FPGA的智能作息时间系统设计 联系客服

发布时间 : 星期一 文章基于FPGA的智能作息时间系统设计更新完毕开始阅读4be60811a8114431b90dd8f3

嵌入式原理与应用期末课程设计

2.7 闹铃时间模块设计

下图为响铃模块符号图左边的为闹钟控制模块,负责将当前时间与响铃时间进行比较,并判断出是起床铃、熄灯铃、上下课响铃或是整点报时。右图则根据不同的响铃类型输出不同的波形,从而控制不同的响铃输出。

响铃模块符号

响铃波形仿真图

2.8 显示模块设计

对于本学校作息系统的设计,必不可少的就是显示模块的设计,因为根据设计要求,时钟的计时显示、闹钟的时间设定、蜂鸣器报警时长的设定,都需要显示,设计中使用LCD1602来显示,第一行显示时间,第二行显示最靠近该时间的响铃时间。

在调整模式下时,通过多路复用器可分别在第二行显示各个参数数值。下图为LCD1602显示的模块符号图

9

嵌入式原理与应用期末课程设计

显示模块符号图

第三章 顶层设计

3.1 原理图:

10

嵌入式原理与应用期末课程设计

3.2对应引脚锁定:

3.3 顶层设计功能仿真图:(LCD_date[7..0]为液晶屏数据口)

3.4 顶层设计时序仿真图:(LCD_date[7..0]为液晶屏数据口)

11

嵌入式原理与应用期末课程设计

3.5 在Signal Tap 中仿真波形图。

说明:second_H为秒十位,second_L为秒个位,minite_H为分十位,minite_L为分个位, Hour_H为时十位,hour_L为时个位,am_pm为上下午位,0表示上午,1表示下午。 alarm接蜂鸣器,高电平响铃。

下图为起床铃(上午6:10)Signal Tap 中仿真波形图:

下图为上下课铃(上午8:00)Signal Tap 中仿真波形图:

下图为整点铃Signal Tap(上午10:00) 中仿真波形图:

3.5作息时间表

表一:作息时间表 上午 起床 第一节 第二节 第三节 第四节 时间 6:10 8:00~8:50 9:00~9:50 10:10~11:00 11:10~12:00 下午 第一节 第二节 第三节 时间 2:30~3:20 3:30~4:20 4:30~5:20 晚上 熄灯 第一节 时间 10:50 7:10~8:50 12