发布时间 : 星期日 文章计算机组成原理 FPGA实验指导书更新完毕开始阅读4c599f7c6edb6f1aff001fdc
存贮体—寄存信息代码。
译码器—分行译码和列译码，选择要访问的存贮单元。
读／写寄存器—把代码从存贮体读出并放大或将代码写入存贮体。
读／写控制器—接收读写命令，并发出相应的信息来控制相应的读写作。
三态输入／输出缓冲器—接收或发送数据。
器件的读写功能是由选片端CS和读写端WE控制实现的，见下面功能表： Cs非 WE非 I/O状态 操作功能 ╳ 高阻 片子未选中 H 写“1” L L H 写“0” L L L 读“1” L H H 读“0” L H L （2）MN2ll4的读写操作 ①、读操作
（a） 时序波形
上图是存储器对控制信号的时序要求，在A点处，CUP送出存储器单元地址。经tA时间之后，读出的数据真正在数据总线上稳定，所以，就要求在地址信号有效后不超过tA～tCO的时间段中，片选信CS有效。C点之后，输出数据成为有效，并且只要地址信号和输出允许信号没有撤消，那输出数据一直保持有效。在此图中，未对读／写控制信号R／W作说明，但是，在整个读周期中，R／W应该保持高电平。
②、写操作 （a）时序波形
- 21 -
上图表示了存储器对写周期的时序要求。在写周期开始时，先要求有一段地址建立时间，在B点处，地址已经有效，为了提高速度，此时，要求另外两个写操作必须具备的信号即片选信号和写信号均应处于低电平。对于写入数据来讲，只要在片选信号和读／写信号为低电平时，数据能够保持稳定就行了，为了简单起见，有些存储器要求在整个写周期中，数据保持稳定。
在写周期中，要求最严格的时间参数有两个，一个就是前面提到的地址建立时间tAW。另一个是写脉冲的宽度tW。地址建立时间是指地址出现到稳定所需的时间，写操作时，它要在写脉冲到来之前稳定。A点到B点的时间段就是地址建立时间。写脉冲宽度就是读／写控制线维持低电平的时间，它不能小于规定的值。 写周期就是A点到D点之间的时间，它为地址建立时间、写脉冲宽度和写操作恢复时间三者的总和。写操作恢复时间和读操作恢复时间的含义类似，也是为了进行器件内部操作而设置的。对于某些存储器件，读操作恢复时间和写操作恢复时间很小，于是认为是“0”。
（A） 操作步骤
a．将地址输入到地址输入端A0～Ａ9 b．置控制端WE为低电平“0”。 c．把要写入的数据线I/O1~I/O4上。 d．置控制端CS为低电平“0”，经一定的延时(tDS+tDH)后，就完成把数据
写入内存的操作。
步骤a、b、c、d为单写时的操作步骤，若要连写，则应在改变地址输入之前抬高CS（或CS和WE任一为高），再重复步骤a~d步骤，抬高CS的目的是避免在改变地址输入时会发生误写，冲掉原来写好的信息，这一点应特别注意。
２．器件的检测
存贮器是计算机的重要组成部件，它的可靠性和稳定性对机器的可靠运
行有较大的影响。因此，在机器运行之前必须对存贮器进行检测，以便及
早地发现器件的稳定性故障及了解对各种控制信号的参数要求，下面介绍
- 22 -
一种对RAM MN2114器件进行自动检测的方法。
检测步骤：
（１） 设置测试码，全“０”、全“１”，及“０”和“１”间隔码或者
其它码均可。
（２） 自动连续加载测试码于RAM中。 （３） 自动读出一个被加载单元的内容。
将读出的信息与原设置的测试码进行比较，若两者相等，则执行下一个单元
的测试，直至检测完毕，若两者不相等，则停止运行，记下出错的地址和相应单元的错误信息。
流程图：
启动 设置测试码 自动连续加载代码于RAM中 读出一个单元内容 Y 正确 N 地址加1 N 比较结束 显示出错地址内容Y 停机
三、实验内容
1．画出设计框图
- 23 -
2．要求
（１）字长：4位 （２）采用总线结构 建立总线的原则
互斥性—挂在总线上的各发送部件必须具有分时操作的可能性，
即不允许在同一时刻有多个部件向同总线发送几种信息，但几个部件可同时接收总线上的信息。
一致性—指挂在同一总线上的部件所采用的器件类型应一致，本
实验的均采用三态器件，例如。MN2ll4，74LS374，74LS373，74LS244等。
（３）实现下列功能 a．写某单元的内容。 b．读某单元的内容。
c．连续写几个单元的内容。 d．连续读几个单元的内容。
四、2114、74ls161代码
module ram2114(
inout [3:0] data, input [3:0] addr, input cs, input rw, input en, input clk );
- 24 -