发布时间 : 星期一 文章计算机组成原理历年真题更新完毕开始阅读4c9787de52d380eb63946dcf
12．D。考查计算机的性能指标。
Ⅰ．CPU的时钟频率，也就是CPU主频率，一般说来，一个时钟周期内完成的指令数是固定的，所以主频越高，CPU的速度也就越快，程序的执行时间就越短。
Ⅱ．数据在功能部件之间传送的路径称为数据通路，数据通路的功能是实现CPU内部的运算器和寄存器以及寄存器之间的数据交换。优化数据通路结构，可以有效提高计算机系统的吞吐量，从而加快程序的执行。
Ⅲ．计算机程序需要先转化成机器指令序列才能最终得到执行，通过对程序进行编译优化可以得到更优的指令序列，从而使得程序的执行时间也越短。
13．B。考查定点数的运算。
用补码表示时8位寄存器所能表示的整数范围为-128～+127。由于r1=-2，r2=-14，r3=-112，r4=-8，则r2×r3=1568，结果溢出。
14．B。考查不同精度的数在计算机中的表示方法及其相互转换。
由于（int）f=1，小数点后面4位丢失，故Ⅱ错。Ⅳ的计算过程是先将f转化为双精度浮点数据格式，然后进行加法运算，故（d+f）-d得到的结果为双精度浮点数据格式，而f为单精度浮点数据格式，故Ⅳ错。
15．D。考查存储器的组成和设计。 用2K×4位的芯片组成一个8K×8位存储器，每行中所需芯片数为2，每列中所需芯片数为4，各行芯片的地址分配如下。
第一行（2个芯片并联）：0000H～07FFH。 第二行（2个芯片并联）：0800H～0FFFH。 第三行（2个芯片并联）：1000H～17FFH。 第四行（2个芯片并联）：1800H～1FFFH。
于是地址0B1FH所在芯片的最小地址即为0800H。 16．A。考查半导体随机存取存储器。
一般Cache采用高速的SRAM制作，比ROM速度快很多，因此Ⅲ是错误的，排除法即可选A。RAM需要刷新，而ROM不需要刷新。
17．D。考查TLB、Cache及Page之间的关系。 TLB即为快表，快表只是慢表（Page）的小小副本，因此TLB命中，必然Page也命中，而当Page命中，TLB则未必命中，故D不可能发生；而Cache的命中与否与TLB、Page的命中与否并无必然联系。
18．B。考查CPU内部寄存器的特性。
汇编程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是CPU的内部工作寄存器，对程序员不可见。
19．A。考查指令流水线的基本概念。
有三种相关可能引起指令流水线阻塞：①结构相关，又称资源相关；②数据相关；③控制相关，主要由转移指令引起。
数据旁路技术，其主要思想是不必待某条指令的执行结果送回到寄存器，再从寄存器中取出该结果，作为下一条指令的源操作数，而是直接将执行结果送到其他指令所需要的地方，这样可以使流水线不发生停顿。
20．D。考查典型的总线标准。
目前典型的总线标准有：ISA、EISA、VESA、PCI、PCI-Express、AGP、USB、RS-232C等。
21．A。考查中断处理过程。
单级中断系统中，不允许中断嵌套。中断的处理过程为：①关中断；②保存断点；③识别中断源；④保存现场；⑤中断事件处理（开中断、执行中断服务程序、关中断）；⑥恢复现场；⑦开中断；⑧中断返回。其中，①～③由硬件完成，④～⑧由中断服务程序完成。
22．D。考查显示器的相关概念。
刷新所需带宽=分辨率×色深×帧频=1600×1200×24bit×85Hz=3916.8Mbit/s，显存总带宽的50%用来刷屏，于是需要的显存总带宽为3916.8Mbit/s/0.5=7833.6Mbit/s≈7834Mbit/s。
43.（1）操作码占4位，则该指令系统最多可有24=16条指令；操作数占6位，寻址方式占3位，于是寄存器编号占3位，则该机最多有23=8个通用寄存器；主存容量为128KB，按字编址，计算机字长为16位，划分为128KB/2B=216个存储单元，故MDR和MAR至少各需16位。
（2）PC和Rn可表示的地址范围均为0～216-1，而主存地址空间为216，故转移指令的目标地址范围为0000H～FFFFH（0～216-1）。 （3）汇编语句―add (R4), (R5)+‖，对应的机器码为0010 0011 0001 0101B=2315H。 该指令执行后，寄存器R5和存储单元5678H的内容会改变。执行后，R5的内容从5678H变成5679H。存储单元5678H中的内容变成该加法指令计算的结果5678H+1234H=68ACH。
一、单项选择题
12．下列选项中，描述浮点数操作速度指标的是 A．MIPS B．CPI C．IPC D．MFLOPS 13．float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配到一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是 。
A．C104 0000H B．C242 0000H C．C184 0000H D．C1C2 0000H 14．下列各类存储器中，不采用随机存取方式的是。 A．EPROM B．CDROM C．DRAM D．SRAM
15．某计算机存储器按字节编址，主存地址空间大小为64MB，现用4MB×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是 。
A．22位 B．23位 C．25位 D．26位 16．偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是 。 ．
A．间接寻址 B．基址寻址 C．相对寻址 D．变址寻址
17．某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是 。
A．CF?OF?1 B．SF?ZF?1 C．CF?ZF?1 D．CF?SF?1 18．下列给出的指令系统特点中，有利于实现指令流水线的是。 Ⅰ．指令格式规整且长度一致 Ⅱ．指令和数据按边界对齐存放 Ⅲ．只有Load/Store指令才能对操作数进行存储访问 A．仅Ⅰ、Ⅱ B．仅Ⅱ、Ⅲ C．仅Ⅰ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ
19．假定不采用Cache和指令预取技术，且机器处于―开中断‖状态，则在下列有关指令执行的叙述中，错误的是 。 ．．
A．每个指令周期中CPU都至少访问内存一次 B．每个指令周期一定大于或等于一个CPU时钟周期
C．空操作指令的指令周期中任何寄存器的内容都不会被改变 D．当前程序在每条指令执行结束时都可能被外部中断打断 20．在系统总线的数据线上，不可能传输的是 。 ．A．指令 B．操作数 C．握手（应答）信号 D．中断类型号
21．某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3，则L1的中断处理程序中设置的中断屏蔽字是 。
A．11110 B．01101 C．00011 D．01010
22．某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是 。
A．0.02% B．0.05% C．0.20% D．0.50% 二、综合应用题
43．（11分）假定在一个8位字长的计算机中运行如下C程序段： unsigned int x=134; unsigned int y=246; int m=x; int n=y;
unsigned int z1=x-y; unsigned int z2=x+y; int k1=m-n; int k2=m+n;
若编译器编译时将8个8位寄存器R1～R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题。（提示：带符号整数用补码表示。） （1）执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制表示）？ （2）执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？
（3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。
（4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？
44．（12分）某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如题44-a图、题44-b图所示，图中页框号及标记字段的内容为十六进制形式。
（1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？ （2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。
（3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。
（4）假定为该机配置一个4路组相联的TLB共可存放8个页表项，若其当前内容（十六进制）如题44-c图所示，则此时虚拟地址024BACH所在的页面是否存在主存中？要求说明理由。