发布时间 : 星期一 文章计算机组成原理历年真题更新完毕开始阅读4c9787de52d380eb63946dcf
18．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有 。
A. 5位 B. 6位 C. 15位 D. 33位
19．某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次―主存写‖总线事务传输128位数据所需要的时间至少是 。
A. 20ns B. 40ns C. 50ns D.80ns
20．下列关于USB总线特性的描述中，错误的是 A. 可实现外设的即插即用和热拔插 B. 可通过级联方式连接多台外设 C. 是一种通信总线，连接不同外设 D. 同时可传输2位数据，数据传输率高
21．下列选项中，在I/O总线的数据线上传输的信息包括。 Ⅰ．I/O接口中的命令字 Ⅱ．I/O接口中的状态字 Ⅲ．中断类型号 A．仅Ⅰ、Ⅱ B．仅Ⅰ、Ⅲ C．仅Ⅱ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ
22．响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括。 Ⅰ．关中断 Ⅱ．保存通用寄存器的内容 Ⅲ．形成中断服务程序入口地址并送PC
A．仅Ⅰ、Ⅱ
二、综合应用题 B．仅Ⅰ、Ⅲ C．仅Ⅱ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ
43．假定某计算机的CPU主频为80MHz，CPI为4，平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽带为32位。请回答下列问题。
1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？
2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？
3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？
4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
44．某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。题44表给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。
该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用―按序发射，按序完成‖方式，没有采用转发技术处理数据相关，并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：
1）若int型变量x的值为-513，存放在寄存器R1中，则执行指令―SHL R1‖后，R1的内容是多少？（用十六进制表示）
2）若某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这4条指令所需的时钟周期数为多少？
3）若高级语言程序中某赋值语句为x=a+b，x、a和b均为int型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流水线中的执行过程如下图所示。
一、单项选择题
12．D。考查计算机性能指标的计算。
程序A的运行时间为100秒，除去CPU运行时间90秒，剩余10秒为I/O时间。CPU提速后运行基准程序A所耗费的时间是T=90/1.5+10=70秒。
【误区】 CPU速度提高50%，则CPU运行时间减少一半。错误！ 13．B。考查C语言中的类型转换。
将一个16位unsigned short转换成一个32位的unsigned int，新表示形式的所有附加位都用0进行填充。X的16进制表示为FFFA，所以y的十六进制表示为0000 FFFA。
14．D。考查IEEE754浮点数的性质。 IEEE 754标准的单精度浮点数，是尾数采用隐藏位策略的原码表示，且阶码用移码表示的浮点数。规格化的短浮点数的真值为：(-1)S×1.f×2E-127，S为符号位，E的取值为1～254（8位表示），f为23位；故float类型能表示的最大整数是1.111…1×2254-127=2127×(2-2-23)= 2128-2104。
15．D。考查字符串的存储方式。
计算机存储器按字节编址，采用小端方式存放数据，即以数据的最低有效字节地址表示数据地址。在存储器中，数据结构按边界对齐方式顺序存储，因此int型数据的地址必须是4的倍数，short型数据地址必须是2的倍数。所以record.c的地址不可能为0xC00D。而273
《统考命题思路分析》，这里限于篇幅，不详细讲述。 16．A。考查闪存（Flash Memory）的性质。
闪存是EEPROM的进一步发展，可读可写，用MOS管的浮栅上有无电荷来存储信息，它依然是ROM的一种，故写速度比读速度要慢不少（硬件常识）。闪存是一种非易失性存储器，它采用随机访问方式。现在常见的SSD固态硬盘，即由Flash芯片组成。
17．C。考查组相联映射的Cache置换过程。
地址映射采用2路组相联，则主存地址为0~1、4~5、8~9可映射到第0组Cache中，主存地址为2~3、6~7可映射到第1组Cache中。Cache置换过程如下表所示。
*
18．C。考查微指令的编码方式。
操作控制字段采用字段直接编码法，将微命令字段分成若干个小字段，互斥类微命令可组合在同一字段。根据微命令字段分段的原则：①互斥性微命令分在同一段内，相容性微命令分在不同段内；②一般每个小段要留出一个状态，表示本字段不发出任何微命令。5个互
斥类分别需要3、2、4、3、3共15位。 19．C。考查总线传输性能的计算。
总线频率为100MHz，则时钟周期为10ns。总线宽度与存储字长都是32位，故每次传送一个32位存储字。猝发式发送可以连续传送地址连续的数据。故总的传送时间为：传送地址10ns，传送128位数据40ns，共需50ns。
20．D。考查USB总线的特性（常识）。
USB总线（通用串行总线）的特点有：①即插即用；②热插拨；③有很强的连接能力，采用菊花链形式将所有外设连接起来，且不损失带宽；④有很好的可扩充性，一个USB控制器可扩充高达127个外部周边USB设备；⑤高速传输，速度可达480Mbps。所以A、B、C都符合USB总线的特点。对于选项D，USB是串行总线，不能同时传输两位数据。
21．D。考查I/O总线的特点。
I/O接口与CPU之间的I/O总线有数据线、命令线和地址线。命令线和地址线都是单向传输的，从CPU传送给I/O接口，而I/O接口中的命令字、状态字以及中断类型号均是由I/O接口发往CPU的，故只能通过I/O总线的数据线传输。
22．B。考查中断隐指令。
在响应外部中断的过程中，中断隐指令完成的操作包括：①关中断；②保护断点；③引出中断服务程序（形成中断服务程序入口地址并送PC），所以只有Ⅰ、Ⅲ正确。Ⅱ中的保存通用寄存器的内容是在进入中断服务程序后首先进行的操作。
二、综合应用题 43．解答：