发布时间 : 星期三 文章计算机组成原理历年真题更新完毕开始阅读4c9787de52d380eb63946dcf
（1）平均每秒CPU执行的指令数为：80M/4=20M，故MIPS数为20；（1分） 平均每条指令访存1.5次，故平均每秒Cache缺失的次数=20M×1.5×(1-99%)=300k；（1分）
当Cache缺失时，CPU访问主存，主存与Cache之间以块为传送单位，此时，主存带宽为16B×300k/s =4.8MB/s。在不考虑DMA传输的情况下，主存带宽至少达到4.8MB/s才能满足CPU的访存要求。（2分）
（2）题中假定在Cache缺失的情况下访问主存，平均每秒产生缺页中断300000 ×0.0005%=1.5次。因为存储器总线宽度为32位，所以每传送32位数据，磁盘控制器发出一次DMA请求，故平均每秒磁盘DMA请求的次数至少为1.5×4KB/4B=1.5K=1536。（2分） （3）CPU和DMA控制器同时要求使用存储器总线时，DMA请求优先级更高；（1分） 因为DMA请求得不到及时响应，I/O传输数据可能会丢失。（1分） （4）4体交叉存储模式能提供的最大带宽为4×4B/50ns=320MB/s。（2分）
44．解答：
（1）x的机器码为[x]补=1111 1101 1111B，即指令执行前(R1)=FDFFH，右移1位后为1111 1110 1111 1111B，即指令执行后(R1)=FEFFH。（2分） 【评分说明】仅正确写出指令执行前的(R1)可给1分。 （2）至少需要4+(5-1)=8个时钟周期数。（2分）
（3）I3的ID段被阻塞的原因：因为I3与I1和I2都存在数据相关，需等到I1和I2将结果写回寄存器后，I3才能读寄存器内容，所以I3的ID段被阻塞。（1分）
I4的IF段被阻塞的原因：因为I4的前一条指令I3在ID段被阻塞，所以I4的IF段被阻塞。（1分）
（4）因2*x操作有左移和加法两种实现方法，故x=x*2+a对应的指令序列为 I1 LOAD R1，[x] I2 LOAD R2，[a]
I3 SHL R1 //或者 ADD R1，R1 I4 ADD R1，R2 I5 STORE R2，[x]
2013年计算机组成原理真题
12. 某计算机主频为1.2 GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示
该机的MIPS数是
A. 100 B. 200 C. 400 D. 600
12. C 解析：基准程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3
，计算机的主频为1.2GHa，为1200MHz，该机器的是MIPS为1200/3=400。 13. 某数采用IEEE 754 单精度浮点数格式表示为C640 0000H，则该数的值是 A. -1.5×213 B. -1.5×212 C. -0.5x×213 D. -0.5×212 13. A
解析：IEEE 754 单精度浮点数格式为C640 0000H，二进制格式为 1100 0110 0100 0000 0000 0000 0000 0000，转换为标准的格式为：
因此，浮点数的值为-1.5×213
14. 某字长为8 位的计算机中，已知整型变量x、y 的机器数分别为[x]补=11110100，[y]补=10110000。若整型变量z=2*x+y/2，则z的机器数为
A. 11000000 B. 00100100 C. 10101010 D. 溢出 14. A 解析：将x 左移一位，y 右移一位，两个数的补码相加的机器数为 11000000
15. 用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错。则校验位数至少为
A. 2 B. 3 C. 4 D. 5
16. 某计算机主存地址空间大小为256 MB，按字节编址。虚拟地址空间大小为4 GB，采用页式存储管理，页面大小为4 KB，TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。
A. 015 3180H B. 003 5180H C. TLB缺失 D. 缺页
16. A 解析：虚拟地址为03FF F180H，其中页号为03FFFH，页内地址为180H，根据题目中给出的页表项可知页标记为03FFFH 所对应的页框号为0153H，页框号与页内地址之和即为物理地址015 3180 H。
17. 假设变址寄存器R的内容为1000H，指令中的形式地址为2000 H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000 H中的内容为4000H，则变址寻址方式下访问到的操作数是
A. 1000H B. 2000H C. 3000H D. 4000 H
17. D 解析：根据变址寻址的主要方法，变址寄存器的内容与形式地址的内容相加之后，得到操作数的实际地址，根据实际地址访问内存，获取操作数4000H。
18. 某CPU主频为1.03 GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为
A. 0.25×109条指令/秒 B. 0.97×109条指令/秒 C. 1.0×109条指令/秒 D. 1.03 ×109条指令/秒
18. C 解析：采用4 级流水执行100 条指令，在执行过程中共用
4+(100-1)=103 个时钟周期。CPU的主频是1.03 GHz，也就是说每秒钟有1.03 G 个时钟周期。流水线的吞吐率为1.03G*100/103=1.0*109条指令/秒。
19. 下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是 A. PCI B. USB C. AGP D. PCI-Express
19. B 解析：设备和设备控制器之间的接口是USB接口，其余选项不符合，答案为B。 20. 下列选项中，用于提高RAID可靠性的措施有 I. 磁盘镜像 II. 条带化 III. 奇偶校验 IV. 增加Cache机制 A.仅I、II B. 仅I、III C. 仅I、III和IV D. 仅II、III和 IV
20. B 解析：能够提高RAID可靠性的措施主要是对磁盘进行镜像处理和进行奇偶校验。其余选项不符合条件。
21. 某磁盘的转速为10 000转/分，平均寻道时间是6 ms，磁盘传输速率是20 MB/s，磁盘控制器延迟为0.2 ms，读取一个4 KB的扇区所需的平均时间约为 A. 9 ms B. 9.4 ms C. 12 ms D. 12.4 ms
21. B解析：磁盘转速是10 000转/分钟，平均转一转的时间是6 ms，因此平均查询扇区的时间是3 ms，平均寻道时间是6 ms，读取4 KB扇区信息的时间为0.2 ms，信息延迟的时间为0.2 ms，总时间为3+6+0.2+0.2=9.4 ms。
22. 下列关于中断I/O方式和DMA方式比较的叙述中，错误的是 A. 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C. 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成
D. 中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备
22. D 解析：中断处理方式：在I/O 设备输入每个数据的过程中，由于无需CPU干预，因而可使CPU与I/O设备并行工作。仅当输完一个数据时，才需CPU花费极短的时间去做些中断处理。因此中断申请使用的是CPU处理时间，发生的时间是在一条指令执行结束之后，数据是在软件的控制下完成传送。而DMA方式与之不同。DMA方式：数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块；DMA方式每次申请的是总线的使用权，所传送的数据是从设备直接送入内存的，或者相反；仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。答案D的说法不正确。
2014年计算机组成原理真题
12．程序 P 在机器 M 上的执行时间是 20 秒，编译优化后，P 执行的指令数减少到原来 的 70%，而 CPI 增加到原来的 1.2 倍，则 P 在 M 上的执行时间是 。
A．8.4 秒 B．11.7 秒 C．14 秒 D．16.8 秒 解：不妨设原来指令条数为 x，那么原 CPI 就为 20/x，经过编译优化后，指令条数减少 到原来的 70%，即指令条数为 0.7x，而 CPI 增加到原来的 1.2 倍，即 24/x，那么现在 P 在 M 上的执行时间就为指令条数*CPI=0.7x*24/x=24*0.7=16.8 秒，选 D。
13．若 x=103，y=-25，则下列表达式采用 8 位定点补码运算实现时，会发生溢出的 是 。
A．x+y B．-x+y C．x-y D．-x-y
解：8 位定点补码表示的数据范围为-128~127，若运算结果超出这个范围则会溢出，A 选项 x+y=103-25=78，符合范围，A 排除；B 选项-x+y=-103-25=-128，符合范围，
B 排除； D 选项-x-y=-103+25=-78，符合范围，D 排除；C 选项 x-y=103+25=128，超过了 127，选 C。
该题也可按照二进制写出两个数进行运算观察运算的进位信息得到结果，不过这种方法 更为麻烦和耗时，在实际考试中并不推荐。
14．float 型数据据常用 IEEE754 单精度浮点格式表示。假设两个 float 型变量 x 和 y 分 别存放在 32 位寄存器 f1 和 f2 中，若(f1)=CC90 0000H，(f2)=B0C0 0000H，则 x 和 y 之间的 关系为 。