发布时间 : 星期一 文章噶米集成电路概念1更新完毕开始阅读560af4c1c381e53a580216fc700abb68a882ad69
1.什么是特征尺寸和集成度？它们之间有什么关系？
集成度是指一个IC芯片所包含的芯片数目（晶体管或门数，包括有源或无源元件）。为
了提高集成度，采取了增大芯片面积，缩小器件特征尺寸，改进电路即结构设计等措施。 特征尺寸定义为器件中最小线条宽度（对MOS器件而言通常指器件栅电极所决定的沟道几何
长度）也可定义为最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集成度改进器件性能的关键。
2.什么是摩尔定律？预测了什么？
摩尔定律：每两年芯片功能翻一番。根据预测今后20年时间内集成电路的集成技术及其
产品仍将遵守这一定律
3.简述MOSFET的种类及各自电流电压特性？
根据MOSFET器件沟道材料掺杂类型的不同MOS器件可分为N型MOS器件和P型MOS器
件其电流电压特性分别为：N型线性区：Id??nCOX饱和区：Id?W12[(VGS?VT)VDS?VDS] L21W?nCOX(VGS?VT)2 2L4.什么是MOS器件的阈值电压？受哪些因素影响？
形成沟道所对应的栅极电压成为阈值电压，在半导体中定义为半导体表面处的平衡勺子浓度
等于体内平衡多子浓度时的栅极电压：VT??US?2?F?QOXQS? COXCOX其中?US是
多晶硅或金属栅和衬底功函数差。?F?(kT)ln(qNsub)Ni为衬底费米能势，COX是栅氧
化层电容，QOX是栅氧化层内有效电荷面密度，QS半导体的电荷面密度。阈值电压受这
些因素的影响同时可通过沟道中注入杂质来调整阈值电压。
5.伴随着MOSFET的沟道长度的减小许多原来可忽略的效应变得显著起来甚至成
为主导因素，结果导致器件的特性和长沟道模型发生偏离这种偏离即短沟道效应，本质是电特性的改变，而不是长度的变化。
发生条件：当MOSFET源，漏结耗尽层宽度与沟道长度相当时短沟道开始显现。
6.短沟道效应的影响或后果：载流子速率饱和、阈值电压的短沟道效应（阈值电压随沟道长度
缩短而减小）、迁移率退化、雪崩倍增（纵向吃寻的缩小导致够岛内的强电场，会导致器件漏端会发生雪崩倍增效应）和氧化物充电（强电场使漏端附近的载流子能量增加，当能量足够大师载流子越过势垒，进入到栅氧化层内，导致器件性能退化，寿命缩短。 7.按比例缩小
《1》恒电场理论：保证了mosfet在沟道长度缩小时，沟道里面的电场保持不变，进而使得几
何上的短沟道期间能够保持电学特性的长沟道特性。
遵循的三个原则纵横尺寸：包括沟道长度 宽度 结深 栅介质层厚度 及引线孔等按比例缩小 掺杂浓度按比例增加
电源电压及阈值电压按比例缩小
恒电场理论结论：1 饱和电流的平方律关系 ID? 2 跨导不变gm?''1W1?nCOX(VGS?VT)2 2L?w?nCox（VGS?VDS) 3 l 4 集成电路的门延迟正比于RC时间常数，按比例缩小后不变的输出电阻r0和
11的寄生总电容可以使晶体管的延迟时间缩小为原来的；分 ??1 别缩小为原来的的漏源电压和楼源电流使晶体管的导通损耗为原来的
?11 2，另外，缩小为原来的晶体管尺寸也使单位面积的期间数目增加到
?? 缩小到原来 原来的?倍
《2》恒电压按比例缩小理论：保持电源电压和阈值电压不变，对器件的其他参数进行等比例
调整。
8.恒压按比例缩小的局限性
1阈值电压在实际器件中不能太小，否则会使器件容易受到外界干扰而误开启。因此阈
值电压过小会严重影响器件的噪声容限2 漏源耗尽区宽度不可能按比例缩小因为前面的推导过程忽略了内建电势的影响而当电源电压缩小到一定程度时，它的影响将不能忽略。3电源电压标准的改变会带来很大的不方便因为电源电压的减小最大允许的电压摆幅下降，会减小电路的动态范围4整个硅片的功耗极大增加。5迁移率退化6工艺实现存在问题7尺寸太小会出现量子隧穿现象 9.什么是集成电路？
所谓集成电路，是指采用半导体工艺，把一个电路中所需要的晶体管、二极管、电阻、
电容、电感等元件及其连线在一块活几块很小的半导体晶片或介质基片上一同制作出来形成完整电路，然后封装在一个管壳内，成为具有特定功能的微型结构。 10.什么是CMOS晶体管的有源区？可采用什么工艺来调整CMOS阈值电压？
利用氧化光刻工艺定义出有源区，所定义的有源区包括晶体管区域（即NPN和PNP区域）
栅区以及源漏区。利用光刻工艺在N阱区域使用光刻胶进行掩蔽，接着采用硼离子注入技术来调整NMOS器件阈值电压 这一步称为购到调节离子注入 11.什么叫场效应晶体管？与双极型晶体管相比有什么优点？
场效应晶体管又称为场效应管，由多数载流子参与导电，也称单极性晶体管。属于电压控制
型半导体器件，是集成电路中的一种重要微电子器件。
优点：输入阻抗高、温度稳定性好、噪声较小、没有勺子存储效应开关速度快、大电流情况
下跨导稳定性好 、功耗低、制造工艺简单
2
（VGS?VT）12.电荷密度：Qd?WCox
线性区内：Id??nCOX跨 导：gm?W12[(VGS?VT)VDS?VDS] L2?Id?VGS??nCox2IdW (VGS?VT)??VGS?VT?L13.上升时间和下降时间定义为反相器或门的输入电压在总电压10%和90%这两点之间转换
的时间 。
14. CMOS闩锁效应及其预防
Q1与Q2形成正反馈环路，当有电流注入Rp-sub，使Q2的基极电位增加，Ic2增大，Rn-well上的压降增加ID的绝对值增大，导致VRp-sub进一步上升，如果环路大于或者等于1，这种现象将继续吸取，直至两个晶体管完全导通，从VDD抽取很大的电流，此时成该电路被闩锁。
预防措施：
1. 设计时确保电路环路的增益小于1.
2. 电路版图包括衬底接触孔和N井接触孔的间隙都减小，以便使其接触电阻最小。 3. ＮＭＯＳ和ＰＭＯＳ器件应保持一定距离并采用氧化层隔离。 4. 在ＮＭＯＳ和ＰＭＯＳ器件外加保护环来避免闩锁效应。 15.CMOS反相器的输出电容CL?Cself?Cwire?Cfanout
Cfanout??CG
Cself?Cdbp?Cdbn?2CoL?2CoL?Ceff(Wn?Wp)
Cwire?Cin?LW?0.2?F/um*链接长度
16.什么是反相器的开关阈值？他对反相器的特性有什么影响？
Vs又称开关阈值，为Vout?Vin点的输出电压，其值可以通过图解法有VTC和直线Vout?Vin的交点求得，也可以用下面的解析方法求得Vs?(VTN?VDsn2)?r(VDD?VTP?1?rVDsp2)
r?kpVDspW?p
knVDsnWn17.有噪声时的输出电压=无噪声是的输出+噪声*增益+高次项
可以通过VTC上的点来定义更有用的噪声容限，即将增益为1的点确定为转折点，第一个增
益点出现在Vin?VIL和Vout?VOUH第二个增益点Vin?VIL和Vout?VOUL处。
18.静态功耗的三个基本来源：亚阈值漏电，PN结漏电和输出低状态的刘待机电流，其中亚
阈值漏电最主要。随着期间的尺寸越做越小，亚阈值电流越来越大。 19.在与非门电路中，除了最下面与地相邻的晶体管外，其余所有的管子都存在衬底偏置效应。
20.CMOS传输门的偏置情况和工作区域
C
Reqp Reqn
可见TG的总等效电阻 A B 保持相对稳定即可，其
值几乎不受输出电压大
小的影响 Reqn//Reqp 0 VDD?VTP VDD
VDD?V区域1 NMOS：饱和 PMOS：饱和 区域2 NMOS：饱和 PMOS：线性 区域3 NMOS：截止 PMOS：线性
0V VTP
21.基于或非门RS触发器电路的真值表
S 0 1 0 1 R 0 0 1 1 VDD?VTN VDD Qn Qn 工作状态 保持 复位 置位 无效 工作模式 M1，M4止M2通或M1，M4止M3通 M1,M2止，M3，M4通 M3,M4止，M1,M2通 Qn?1 1 0 0 Qn?1 0 1 0 S
Q
R
22.CMOS反相器在稳定时功耗为0
B
A (W/L)N大下拉能力强 C (W/L)P大 右移
(W/L)P /(W/L)N/变小 左移
D E
Vtp Vtn
23.改变PMOS宽度Wp对NMOS宽度Wn的比值可以使VTC的过渡区平移，增大Wp或Wn
Q使Vs分别移向VDD或0V。
24.扇入扇出
较多的输入门电路可以由较少的输入门电路级联实现，从而使其更快更小。 逻辑门的扇出是指该门电路在不超过其最坏情况或负载规格的条件下，能驱动的输入级个数。
25.艾蒙延迟
R1 R2 R3
源 输出