发布时间 : 星期日 文章Quartus II教程更新完毕开始阅读561b32fcf705cc17552709c8
· 264·
图3.66 Signal Tap II编辑窗
（2）调入待测信号
单击上排的【Instance】栏内的auto_signaltap_0，更改此命为cnt4，这是其中一组待测信号名。为了调入待测信号名，在下栏的空白处双击，弹出Node Finder对话框，如图3.67所示。
图 3.67 Node Finder对话框
单击【List】按钮，在左栏出现此工程的所有信号，包括内部信号。选择需要观察的信号名，这里选择四位计数信号cnt4和七位输出总线信号q，如图3.68所示。
·265·
图3.68 选择需要观察的信号名
单击【OK】按钮，将这些信号调入信号观察窗，如图3.69所示。注意不要将观察的主频时钟信号clk调入信号观察窗，调入信号的数量应根据实际需要来决定，不可随意调入过多没有实际意义的信号信号，这会导致 Signal Tap II无谓的占用芯片过多的资源。
图 3.69 已调入的待测信号
（3）设置Signal Tap II参数
单击全屏按钮和窗口左下角的Setup页，弹出全屏编辑窗，如图3.70 所示。
· 266·
图3.70 Signal Tap II的编辑窗口
首先输入逻辑分析仪的工作时钟信号clock。单击clock栏左侧的浏览按钮，弹出Node Finder对话框。选择工程的主频时钟信号clk，以其作为逻辑分析仪的采样时钟，接着在Data选项区的Sample 栏选择采样深度为1K位。
接着根据待观察信号的要求，在【Buffer acquisition mode】选项区域的【Circulate】栏设定采样深度中起始触发的位置，比如选择前点触发（Pre trigger position）。
最后选择触发信号和触发方式，这可以根据具体要求来选定。在Trigger 选项区域的Trigger栏选择1；选中打勾小框Trigger，并在【Source】栏选择触发信号，在此选择cnt4工程中的EN作为触发信号；在【Pattern】栏选择上升沿触发方式。即当测得EN的上升沿后，Signal Tap II在clk的驱动下根据设置cnt4信号进行连续或单次采样。
（4）文件存盘
点击保存按钮，在弹出的对话框中输入此Signal Tap II文件名cnt4_top（默认名）。单击【保存】按钮，将出现一个提示页面【Do you want to enable SignalTap II….】，如图3.71所示。
图 3.71 Do you want to enable SignalTap II….
单击【是】按钮，表示同意再次编译Signal Tap II文件与工程cnt4_top捆绑在一起综合/适配，以便一同被下载到FPGA芯片中去完成实时测试任务。单击【否】按钮，则必须自己去设置，方法是选择菜
·267·
单栏的【Assignments】|【Settings】，在【Category 】栏中选择已存盘的Signal Tap II文件名，并选中【Enable Signal Tap II Logic Analyzer】复选框，单击【OK】按钮即可。
但应该特别注意的是当利用Signal Tap II将芯片中的信号全部测试结束后，在构成产品前，必须将Signal Tap II从芯片中除去，方法是在图3.72所示窗口中关闭【Enable Signal Tap II Logic Analyzer】选项，重新编译一次。
图3.72 设定Signal Tap II与工程一同综合匹配
（5）编译选择
单击编译按钮，启动全程编译。编译结束后Signal Tap II的观察窗口通常会自动打开，如果没有打开，可选择菜单栏【Tools】|【Signal Tap II Analyzer】命令，打开Signal Tap II的观察窗口。
接着打开实验开发系统的电源，连接JTAG口，设定通信模式。单击右上角的Setup按钮，选择硬件通信模：ByteBlasterMV或ByteBlaster II。再单击下方的【Device】栏的【Scan Chain】按钮，对实验板进行扫描。如果在栏中出现板上FPGA的型号名，表示系统JTAG通信情况正常，可以进行下载。 最后在【File】栏选中下载文件cnt4_top.sof。单击左侧下载标号，观察左下角下载信息。下载成功后，设定实验板上的模式和恰当的控制信号（en=1、rst=0），使计数器工作，clk频率可在clock0处设65536H或更高。
（6）启动Signal Tap II进行采样分析
单击【Instance】下的cnt4，再单击【Autorun Analysis】按钮，启动Signal Tap II。单击左下角的Data页和全屏按钮，然后按键1（en），产生一个由低到高的上升沿，作为Signal Tap II的采样触发信号，这时就能在Signal Tap II数据窗口通过JTAG口观察到来自实验板上的FPGA内部实时信号， 如果单击总线名左侧的“＋”号，展开此总线信号，同时可以单击左右键来控制数据的展开和收缩。此外，如果希望观察到将要形成模拟波形的数字信号波形，可以右键单击所要观察的总线信号名，在弹出的下拉菜单中，选择总线显示模式【Bus Display Format为Line Chart】，即可获得模拟信号波形。
7. Signal Tap II的其他设置和控制方法