发布时间 : 星期四 文章微型计算机技术及应用（第四版）习题解答更新完毕开始阅读6416023eeff9aef8941e065c
微型计算机技术及应用习题解答
第一章 微型计算机概述 1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同？
答：① 微处理器是微型计算机的核心，是微型计算机的一部分。它是集成在一块芯片上的CPU，由运算器和控制器组成。
② 微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。 ③ 微型计算机系统包括微型计算机、外设及系统软件三部分。
1.2 累加器和其他通用寄存器相比，有何不同？
答：许多指令的执行过程以累加器为中心；输入/输出指令一般也以累加器来完成 1.3 16位微机和32位微机的内存容量最大时分别是多少？
16位有20条地址总线，所以是2的20次方1MB 如8086和8088 有的16位是24条地址总线 是2的24次方16MB如80286
32位的是2的32方吃方是4GB 附带64位的是2的36次方
第二章 8086微处理器
2.1 段寄存器CS=1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址为多少？指向这一物理地址的CS值和IP值是唯一的吗？
答：1.该指令的物理地址=CS×10H+IP=21F00H。 2.指向这一物理地址的CS值和IP值不是唯一的。
2.2 状态标志和控制标志有何不同？程序中是怎样利用这两类标志的？8086的状态标志和控制标志分别有哪些？
答：1.不同之处在于：状态标志由前面指令执行操作的结果对状态标志产生影响，即前面指令执行操作的结果决定状态标志的值。控制标志是人为设置的。
2.利用状态标志可进行计算和判断等操作。利用控制标志可对某一种特定功能(如单步操作、可屏蔽中断、串操作指令运行的方向)起控制作用。
3.8086的状态标志有：SF、ZF、PF、CF、AF和OF计6个。 8086的控制标志有：DF、IF、TF计3个。
2.3 总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如一个CPU的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？如主频为15MHz呢？（后2问课本上没有）
答：1.总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。 2.8086/8088的基本总线周期由4个时钟周期组成。
3.当主频为24MHz时，Tφ=1/24MHz≈41.7ns，T总=4Tφ≈167ns。 4.当主频为15MHz时，Tφ=1/15MHz≈66.7ns，T总=4Tφ≈267ns。
2.4 在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入等待状态TW？TW在哪儿插入？怎样插入？
答：1.在总线周期的T1、T2、T3、T4状态，CPU分别执行下列动作： ① T1状态：CPU往多路复用总线上发出地址信息，以指出要寻找的存储单元或外设端口的地址。 ② T2状态：CPU从总线上撤销地址，而使总线的低16位浮置成高阻状态，为传输数据做准备。总线的高4位(A19~A16)用来输出本总线周期的状态信息。 ③ T3状态：多路总线的高4位继续提供状态信息。低16位(8088为低8位)上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。 ④ T4状态：总线周期结束。
2.当被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据未准备好的信号”，于是CPU会在T3之后插入一个或多个附加的时钟周期TW。
3.TW插在T3状态之后，紧挨着T3状态。
4.插入的TW状态时的总线上的信息情况和T3状态的信息情况一样。当CPU收到存储器或外设完成数据传送时
1
发出的“准备好”信号时，会自动脱离TW状态而进入T4状态。
2.5 CPU启动时，有哪些特征？如何寻找8086/8088系统的启动程序？ 答：1.CPU启动时，有以下特征： ① 内部寄存器等置为初值； ② 禁止中断(可屏蔽中断)； ③ 从FFFF0H开始执行程序； ④ 三态总线处于高阻状态。
2.8086/8088系统的启动程序从FFFF0H单元开始的无条件转移指令转入执行。
BHE信号和A0信号是通过怎样的组合解决存储器和外设端口的读/写的？这种组合决定2.6
了8086系统中存储器偶地址体及奇地址体之间应该用什么信号来区分？怎样区分？ 答：1.组合情况如下： BHE A0 0 0 1 1 0 操 作 从偶地址开始读/写一个字 从偶地址单元或端口读/写一个字节 从奇地址单元或端口读/写一个字节 所用的数据引腿 AD15~AD0 AD7~AD0 AD15~AD8 0 1 0 0 1 从奇地址开始读/写一个字(在第一个总线周AD15~AD8 期，将低8位数送AD15~AD8， 在第二个总AD7~AD0 线周期，将高8位数送AD7~AD0) 2.用A0信号来区分偶地址体和奇地址体。 3.当A0=0时选中偶地址体，A0=1时选中奇地址体。
2.7 在中断响应过程中，8086往8259A发的两个INTA信号分别起什么作用？
答：第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了有关此中断请求的详尽信息。
2.8 什么叫中断向量？它放在那里？对应于1CH的中断向量存放在哪里？如果1CH的中断处理子程序从5110H:2030H开始，则中断向量应怎样存放？ 答：1.中断处理子程序的入口地址就是中断向量。 2.中断向量放在0段的0~3FFH区域的中断向量表中。
3.对应于类型号为1CH的中断向量应放在00070~00073H的4个单元中。
4.若1CH的中断向量为5110H:2030H，则中断向量的存放方法为：00070H存放30H，00071H存放20H (IP)；00072H存放10H，00073H存放51H (CS)。 2.9
中为什么内容？
叙述可屏蔽中断的响应过程，一个可屏蔽中断或者非屏蔽中断响应后，堆栈顶部四个单元
答：首先在CPU的INTR引腿上有可屏蔽中断请求输入，且IF=1。在当前指令执行完后，CPU发两个INTA中断响应负脉冲，外设接到第二个负脉冲后，立即往数据线上给CPU送来中断类型码。然后CPU取中断类型码，将标志FR推入堆栈，清除IF和TF，再将CS和IP推入堆栈来保护断点，进入中断处理子程序并执行，最后弹出IP和CS及标志而中断返回。中断响应后，堆栈顶部四个单元的内容分别是：IPL、IPH、CSL、CSH。 2.10 中断处理子程序在结构上一般是怎样一种模式？ 答：① 保护中断时的现场，即保护CPU各寄存器的值。
② 一般应置IF=1来开放中断，以允许级别较高的中断请求进入。 ③ 中断处理的具体内容。 ④ 恢复中断时的现场。 ⑤ 中断返回指令。 ⑥
11. 什么叫超标量流水线技术？Pentium有哪两条流水线？两条流水线有什么区别？ 答： a) 超标量流水线就是一个处理器中有多条指令流水线。
b) Pentium中有U和V两条流水线。每条流水线都分5级，包含独立的ALU、寄存器
2
阵列、地址生成电路、数据Cache接口等。
c) U流水线是主要的流水线，可以执行任何指令。V流水线中只能执行和U流水线当 前执行指令“配对”的指令。 12.
分支预测技术是基于怎样的规律而实施的？叙述分支预测技术的实现原理。
答：通过统计分析各种程序，发现了以下规律：大多数分支指令转向每个分支的机会不均等；大多数分支指令排列在循环程序段中。 13.
Pentium的实地址方式用于什么时候？为什么说它是为建立保护方式作准备的方式？
Pentium在刚加电或复位时便进入实地址方式，实地址方式是为系统进行初始化用的，在实地址方式，为保护方式所需要的数据结构做好各种配置和准备。
14. Pentium通常工作于什么方式？能够一开机就进入这种方式么？
通常工作于保护方式，不能直接进入，通常开机或复位后，先进入实地址方式完成初始化，便立即转到保护方式。
Pentium的故障陷阱有什么区别？哪类异常是真正的异常？
故障是检测到异常并在异常起作用前就立即报告并进行处理，陷阱是指执行某一条指令时产生异常，从而立即报告并进入中断处理的异常中断。只有“异常终止”中断才是真正遇到问题和处理问题。 pentium的段级保护是怎样实现的? pentium的页级保护是怎样实现的?
Pentium段及保护为每个段设置了64位的段描述符，在段描述符中，含有多个字段，每个字段对应一个参数，这些参数反应对应段的特点，包括段的大小、位置及状态信息和控制信息。1、段类型提供读、写保护2、界限和粒度提供范围保护3、特权级队操作系统和驱动系统提供保护。
页级保护，每个页面对应一个页表项，1024个页表项组成一个页映像表，简称页表。1、页的特权级提供页保护2、标志R/W提供页面保护。 第四章：
1、随机存储存储器（RAM）有哪几种类型?各有什么特点?
按结构和工作原理分为静态ram即SRAM和动态RAM即DRAM，SRAM速度快、不需要刷新，但片容量低，功耗大，DRAM的片容量高，但需要刷新，否则其中的信息会丢失。 2、ROM有哪几种类型?各有什么性能特点?
1.掩膜型只读存储器：用掩膜工艺，生产厂在存储体中的字位线交叉处，根据用户要求的存储内容，制作半导体器件。一旦制成，其内容就固定，无法更改，只供读出。如家电中的洗衣机程序，电风扇程序都是固定的。
3
2.一次编程(改写)的只读存储器PROM：可以编程一次，编程后内容就固定了，再无法更改。在这种PROM中的存储体内，字位线的每个交叉点上都做上一个半导体器件。
3.可多次编程(改写)的只读存储器EPROM(紫外线擦除式可编程只读存储器UVEPROM：Ultraviolat Erasable Programmable ROM)：这种ROM在每个字位线的交叉点都做上一个特殊的MOS器件。一种是FAMOS(Floating gate Avalanche Injunction MOS)；另一种是SIMOS(Stacked gate Injunction MOS)。 4.EEPROM(电擦除式可编程只读存储器EEPROM)
EEPROM的擦除只需电信号(高压编程 电压和高压脉冲)，且擦除速度快；可以单字节擦除或改写，而EPROM只能整片擦除；有些EEPROM可5V编程；EEPROM既具有ROM器件的非易失性优点，又具备类似RAM器件的可读写功能(只不过写入速度相对较慢)。
5.快闪存储器(FLASH Memory)：每个存储单元只需单个MOS管，因此其结构比EEPROM更加简单，存储容量可以做得更大，不能象EEPROM那样实现单字节擦除或改写，一般只能分页擦除或改写，根据器件容量大小，一页大小为128、256、512、64K字节不等。
3、存储器的片选信号有哪几种构成方法?各有什么优缺点
存储器系统中，实现片选控制的方法如下：
(1)全译码法：微处理器全部地址都参与译码，如8086微处理器地址线A19-A0，因此对应于存储器芯片中的任意单元都仑惟—的确定地址，不出现地址重叠。
(2)部分译码法：微处理器的地址低位部分作为片内地址，部分的高位地址经译码器后作为片选控制信号，还有部分高位地址空留没用，这种译码方式称为部分译码法。这种方法有地址重叠。
(3)线选法：在微型计算机系统中，若存储容量较小．而且以后也不进行系统存储容量的扩充，片选控制电路可由几片小规模集成电路芯片组成；再用剩余地址线中的某一条或两条作为控制信号线以便选择不同的芯片。这种方法仍产生地址重叠。还有地址不连续。
（4）混合译码法，它将部分译码法和线选法结合起来，它包含了线选法，所以也有地址不连续性和重叠问题。 4、微型机系统中存储器的层次化总体结构是如何体现的?系统在运行时存储器各层次之间如何协调？
采用将主存储器往上下2个方向扩充的策略构成层次化存储器来解决问题，为了协调工作，采用虚拟存储技术来实现内存和辅存之间的映像，采用高速缓存技术来实现cache和内存之间的映像。
5、存储器访问中,对准状态的含义是什么?程序设计时避免非对准状态有什么优点?如何做到这一点的？ 第五章 微型计算机和外设的数据传输
外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为什么？
答：1.因为外设的功能多种多样，对于模拟量信息的外设必须要进行A/D和D/A转换，而对于串行信息的外设则必须转换为并行的信息，对于并行信息的外设还要选通。而且外设的速度比CPU慢的多，必须增加缓冲功能。只有这样计算机才能使用这些外设。而所有这些信息转换和缓冲功能均由接口电路才能完成。 2.存储器不需要接口电路和总线相连。
3.因为存储器功能单一，且速度与CPU相当。因此可直接挂在CPU总线上。
什么叫端口？通常有哪几类端口？计算机对I/O端口编址时通常采用哪两种方法？在8086/8088系统中，用哪种方法对I/O端口进行编址？
答：1.CPU和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这些寄存器为I/O端口。 2.有数据端口、控制端口、状态端口三类。
3.在微型计算机中通常用两种I/O端口编址方式：存储器映象寻址和I/O端口单独寻址。 4.在8086/8088系统中，用I/O端口单独寻址方式编址。 为什么有时候可以使两个端口对应一个地址？
答：因为这两个端口一个是只读端口，一个是只写端口。而CPU对一个I/O端口地址可进行读/写两种访问。如果将这两个只读和只写端口编为一个地址，则CPU对该端口地址读操作对应的是只读端口；CPU对该端口地址写操作则对应的是只写端口，互不影响。因此可以使两个单向的只读和只写端口对应一个端口地址。 设一个接口的输入端口地址为0100H，而它的状态端口地址为0104H，状态口中第5位为1表示输入缓冲区中有一个字节准备好，可输入。设计具体程序实现查询式输入。 答：DATA SEGMENT BUFFER DB 20 DUP(?) ;接收数据缓冲区 DATA ENDS CODE SEGMENT ASSUME DS:DATA，CS:CODE STAT: MOV AX，DATA ;对DS初始化
4