发布时间 : 星期四 文章第三章 存储系统更新完毕开始阅读661ffc714431b90d6c85c763
二、综合应用题
1、有一个16K×16位的存储器，由1K×4位的动态SRAM芯片构成（芯片内是64×64结构），问： 1）总共需要多少RAM？
2）采用异步刷新方式，如果单元刷新间隔不超过2ms，则刷新信号周期是多少？
3）若采用集中刷新方式，存储器刷新一遍最少用多少个读/写周期？
2、某16K×1位的DRAM存储芯片的读/写周期Tm=0.1μs，如果芯片的最大刷新间隔不允许 超过2ms（1ms=103μs），否则可能丢失信息。问： 1）刷新周期是多少？将DRAM存储芯片刷新一遍需要多少个刷新周期？ 2）若采用分散刷新方式，则刷新信号周期是多少？
3）若采用集中刷新方式，则将DRAM芯片刷新一遍需要多少时间？不能提供读写服务的百分比是多少？
3、假设存储芯片容量为mK×n位，回答以下问题：
1）采用位扩展，组成mK×N位的存储器，需要多少存储芯片？简述连线规则。
2）采用字扩展，组成MK×n位的存储器，需要多少存储芯片？简述连线规则。
3）采用字、位扩展，组成MK×N位的存储器，需要多少存储芯片？简述连线规则。
5
4、设CPU的地址总线16根（A15~A0，A0为低位），双向数据总线8根（D7~D0），
控制总线中与主存有关的信号有MREQ（访存控制信号，低电平有效），
WE（高电平为读命令，低电平为写命令）。主存地址空间分配如下（均
按字节编址）：
0000H~3FFFH为系统程序区，由只读存储芯片组成；
4000H~4FFFH为系统程序工作区，由SRAM组成；
6000H~9FFFH为用户程序区，也由SRAM组成。
现有如下存储芯片若干：
EPROM，8K×8位（控制端仅有CS）
SRAM,16K×1位，2K×8位，4K×8位，8K×8位
请从上述芯片值选择适当芯片设计该计算机主存储器。另外可选用门
电路和3/8译码器。
6
5、设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号，用WE作为读/写控制信号（高电平为读，低电平为写）。现有以下存储芯片：1K×4位RAM、4K×8位RAM、8K×8位RAM、2K×8位ROM、4K×8位ROM、8K×8位ROM及3/8译码器和各种门电路。要求设计2KB的系统程序区，地址范围为6000H~67FFH，2KB的用户程序区，地
址范围6800H~6BFFH，给出CPU与存储器的连接图。 7
6、主存储器的地址寄存器和数据寄存器个子的作用是什么？设有一个1MB容量的存储器，字长为32位，问：
1）按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？ 2）按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？
7、如表所示的个存储器方案中，哪些是合理的？哪些不合理？对那些不合理的可以怎样修改？ 存储器 ① ② ③ ④ ⑤ ⑥ MRA的位数（存储器地址寄存器） 存储器 单元数 每个存储单元的位数（存储器数据寄存器） 10 10 8 12 8 1024 1024 1024 1024 1024 8 10 8 12 8 16 1024 8
8、用64K×1位的DRAM芯片组成512K×16位的半导体读写寄存器，则其数据寄存器为多少位？字选地址线宽至少应为多少位？共需要芯片多少片？
9、某主机存储器有16位地址，每个存储单元有占8位。回答以下问题： 1）如果用1K×4位的RAM芯片构成该存储器，需要多少片芯片？ 2）该存储器能存放多少字节的信息？ 3）片选逻辑需要多少位地址？
8