发布时间 : 星期三 文章数电实验讲义（修改）东华理工大学 - 图文更新完毕开始阅读6d3e81f07f1922791688e84a
本实验采用的中规模集成电路74LS138是一个3线-8线译码器。其功能表如表3-1所示，其引脚见图3-1，按表3-1逐项测试74LS138的逻辑功能。
（2）数据选择器功能测试。
本实验采用的中规模集成电路74LS151是一个八选一数据选择器，其引脚图见图3-2所示，功能表如表3-2所示，按表3-2逐项测试74LS151的逻辑功能。
表3-2 74LS151功能表
输 入 输 出 选 择 选通 A B C × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S 1 0 0 0 0 0 0 0 0 Y W 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7
图3-1 74LS138的引脚图
图3-2 74LS151的引脚图 图3-3 74LS283的引脚图 （3）加法器的逻辑功能测试。
本实验采用的74LS283是四位超前进位全加器，A4A3A2A1和B4B3B2B1为两个四位二进制加数输入端，C0为低位进位输入，∑4∑3∑2∑1为和数输出，C4为总进位输出。其引脚图见图3-3。按表3-3所给的数进行测试，将结果填入表中。
表3-3 74LS283加法器逻辑功能测试
输 入 C0/C0′ A4 A3 A2 A1 B4 B3 B2 B1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 0 0 0 1 1 1 1 1 1 - 9 -
输 出 ∑4/∑4′∑3/∑3′∑2/∑2′∑1/∑1′ C4/C4′ 0/1
2.用译码器、数据选择器实现逻辑函数
（1）用74LS138实现下列函数，必要时可附加一片74LS00。
F（A，B，C）=∑m（1，2，3，4，5） （2）用74LS151实现下列函数。
F（A，B，C）=∑m(1，3，5，6，7) 3.设计BCD码加法器
用两片74LS283设计一BCD码加法器，必要时可附加2输入与非门。画出原理电路图，用实验验证，并记录实验结果。填入表3-4中，其中D13D12D11D10和D23D22D21D20为加法器的输入，D4为加法器的进位输出，D3D2D1D0为加法器的输出。
表3-4 BCD码加法器 D13D12D11D10 D23D22D21D20 D4D3D2D1D0 D13D12D11D10 D23D22D21D20 D4D3D2D1D0 000000 0 0 0 00011 0000111100 0011001100 0 1 0 1 0 1 0 1 0 1 000001 0 0 1 00011 0000111100 0011001100 0 1 0 1 0 1 0 1 0 1 五、实验报告要求与讨论 1.整理实验数据、图表并对实验结果进行分析讨论。 2.思考题：试设计一个四位二进制求补码的电路。
- 10 -
实验四 集成触发器
一、实验目的
1.熟悉基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能； 2.熟悉触发器逻辑功能相互转换的方法； 3.了解触发器脉冲工作特性。
二、实验器材
1.数字电路学习机 2.双踪示波器 3.集成芯片
74LS00 74LS74 74LS112 4.导线若干
1台 1台 1片 1片 1片
四2输入TTL与非门 双D（TTL）触发器 双JK（TTL）触发器
三、预习要求
1.了解实验所需集成芯片的引脚和功能；
2.复习触发器的逻辑功能及相互间转换的方法； 3.完成实验中要求的原理电路图的设计。
四、实验内容及步骤
?集成芯片介绍?
74LS74为带异步置位和复位的上升沿触发的双D型TTL触发器，它的外引脚图见图4-1所示。
74LS112为带异步置位和复位的下降沿触发的双JK型TTL触发器，它的外引脚图见图4-2所示。
141312111092Q82Q16151413121110VCC9Vcc2CLR2D2CK2PR1CLR2CLR2CK2K2J2PR2Q74LS741CLR1D1CK1PR1Q1QGND74LS1121CK1K1J1PR1Q1Q2QGND123456712345678
图4-1 74LS74的引脚图 图4-2 74LS112的外引脚图 1.基本RS触发器逻辑功能测试
（1）用两个与非门接成如图4-3所示的基本RS触发器电路，按表4-1的顺序在Sd、
- 11 -
Rd端加信号，观察并记录Q、Q的状态，将结果填入表中，并说明在各种输入状态下，
触发器执行的是什么功能？
（2）当Sd、Rd都接低电平时，观察Q、Q端的状态，当Sd、Rd同时由低电平跳为高电平时，注意观察Q、Q的状态，重复几次，以正确理解“不定”状态的含义。（注：） Sd、Rd接同一逻辑电平开关才能满足“同时”的要求。
表4-1 基本RS触发器逻辑功能测试
QQ QQ 逻辑功能 Sd Rd 0 0 & &0 1 1 0 RSdd1 1 图4-3 基本RS触发器
2.集成D触发器的逻辑功能的测试
（1）用学习机上的单次脉冲作CP脉冲加入74LS74 D触发器的CP端，观察并记录Q、Q的状态，填入表4-2中。
表4-2 D触发器的特性表 PR、CLR 0 1 1 0 CP × × D Qn Qn+1 Qn?1 × × 0 1 0或1 × 0 1 0 1 0 1 0 1 0 1 1 1 （2）令Sd=Rd=1，将D和Q端相连，CP端加连续脉冲，用双踪示波器观察并记录Q和Q相对于CP的波形，记录于图4-4中。
- 12 -