发布时间 : 星期一 文章计算机组成原理实验指导书 - 图文更新完毕开始阅读6d62cda1cfc789eb172dc8eb
（三） 移位运算实验
一．实验目的
验证移位控制的组合功能。
二．实验设备
TDN-CM++计算机组成原理教学实验系统一台，排线若干。
三．实验内容
实验原理
图2.7 移位运算实验原理图
移位运算实验原理如图2.7所示，使用了一片74LS299作为移位发生器，其八
17
17
输入／输出端以排针方式和总线单元连接。299-B信号控制其使能端，T4时序为其时钟脉冲，实验时将“W/R UNIT”中的T4接至“STATE UNIT”中的KK2单脉冲发生器，由S0 S1 M控制信号控制其功能状态，其列表如下：
299-B S1 S0 M 功 能 0 0 0 任意 保持 0 1 0 0 循环右移 0 1 0 1 带进位循环右移 0 0 1 0 循环左移 0 0 1 1 带进位循环左移 任意 １ 1 任意 装数 ２．实验步骤
（１）按图2.8连接实验线路，仔细查线无误后接通电源。
图2.8 实验接线图
（２）移位操作：
① 置数，具体步骤如下：
数据开关 三态门 置数 三态门
（01101011） （01101011） SW-B=0 S0=1 SW-B=1 S1=1 T4= ② 移位，参照上表改变S0 S1 M 299-B的状态，按动微动开关KK2，观察移位结果。
18 18
实验三 存储器实验
（一） 静态随机存储器实验
一．实验类型
验证型实验（4学时）
二. 实验目的
掌握静态随机存储器RAM工作特性及数据的读写方法。
三．实验环境
（1）TDN-CM++计算机组成原理教学实验系统一台，排线若干。 （2）PC机（或示波器）一台。
四．背景知识
在微机系统中，常用的静态RAM有6116、6264、62256等。在本实验中使用的是6116。6116为2K╳8位的静态RAM，其逻辑图如下：
6116
A0～10 VCC
I/O0～7
WR
OE
CS GND
其中A0～10为11根地址线，I/O0～7为8根数据线，CS 为片选端，OE为数据输出选通端，WR为写信号端。其工作方式见下表：
控制信号 读 写 非选 CS L L H OE L ╳ ╳ WR H L ╳ 数据线 输出 输入 高阻态
五．实验内容
１． 实验原理
实验所用的半导体静态存储器电路原理如图3.1所示，实验中的静态存储器一片6116（2K×8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯AD0—AD7与地址线相连，显示地址线内容。数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。
因地址寄存器为8位，接入6116的地址A7—A0，而高三位A8—A10接地，所以其实际容量为256字节。6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。本实验中将OE常接地，在此情况下，当CE=0、WE=0时进行读操作，CE=0、WE=1时进行写操作，其写时间与T3脉冲宽度一
19
19
致。
实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW-B为低电平有效，LDAR为高电平有效。 ２． 实验步骤
（１） 形成时钟脉冲信号T3，具体接线方法和操作步骤如下：
① 接通电源，用示波器接入方波信号源的输出插孔H23，调节电位器W1 ，使H23端输出实验所期望的频率的方波。
② 将时序电路模块（STATE UNIT）中的ф和信号源单元(SIGNAL UNIT)中的H23排针相连。 ③ 在时序电路模块中有两个二进制开关“STOP”和“STEP” 。将“STOP”开关置为“RUN”状态、“STEP”开关置为“EXEC”状态时，按动微动开关START，则T3输出为连续的方波信号，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号。当“STOP”开关置为“RUN”状态、“STEP”开关置为“STEP”状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。 ④ 关闭电源。
图3.1 存储器实验原理图
（２） 按图3.2连接实验线路，仔细查线无误后接通电源。由于存储器模块内部的连线已经接好，因此只需完成实验电路的形成、控制信号模拟开关、时钟脉冲信号T3 与存储模块的外部连接。
20 20