发布时间 : 星期六 文章AT91SAM9260数据手册更新完毕开始阅读7ba83faaa58da0116c1749f2
AT91SAM9260数据手册
1、描述
AT91SAM9260是以ARM926EJ-S处理器为核心的片上系统，它扩展了快速ROM、RAM以及大量的外设。 AT91SAM9260集成了以太网的MAC、一个USB设备端口、一个USB主机控制器。此外，它还集成了几种标准的外设，如USART、SPI、TWI、TimerCounter、同步串行控制器、ADC和多媒体卡接口。 AT91SAM9260采用了6层总线矩阵构架，大大增强了6条32位总线的内部带宽。同时它的外部总线接口能支持大量的存储设备。
2、方框图
该方框图显示了217脚LFBGA封装的所有特征，有些功能在208脚PQFP封装里面是没有的。
3、信号描述 4、封装与引脚排列 5、电源事宜 5.1 电源
AT91SAM9260有如下几种类型的电源管脚：
? VDDCORE 管脚：内核电源，包括处理器、内嵌存储器和外设，电压范围从
1.65~1.95，额定电压为1.8V
? VDDIOM 管脚：外部总线接口I/O口电源；电压范围从1.65V~1.95V(1.8V)；或
3.0~3.6(3.3)，具体的电压范围可有软件确定
? VDDIOP0 管脚：外设I/O口线和USB收发器电压；电压范围3.0~3.6(3.0/3.3) ? VDDIOP1 管脚：外设I/O口线，包括图像传感器接口；电压范围1.65~3.6
(1.8/2.5/3/3.3)
? VDDBU 管脚：慢速时钟振荡器和部分系统控制器电源；电压范围1.65V～
1.95V(1.8V)
? VDDPLL 管脚：主时钟和锁相环部件电源；电压范围1.65~1.95(1.8) ? VDDANA 管脚：模数转换器供应电源；电压范围3.0~3.6(3.3)
VDDIOM、VDDIOP0、VDDIOP1，这些电源使得用户能对存储器接口和外设接口设备分配不同的电源。
接地引脚GND是VDDCORE、VDDIOM、VDDIOP0、VDDIOP1引脚电源的公共端。VDDBU、VDDPLL、VDDANA采用各自相应的接地管脚：GNDBU、GNDPLL、GNDANA。
5.2 功耗
AT91SAM9260在二十五度时，在VDDCORE上的静态电流大约为500uA。当温度上升到85度时，静态电流上升到5mA。 在VDDBU管脚上，最大电流不会超过10uA。 对于动态功率损耗，AT91SAM9260在典型条件下（1.2V/25°C）以最大速率，处理器运行在全速运行状态，VDDCORE电源消耗最大为100mA。
5.3 可编程I/O电源
VDDIOM允许两个电压范围。这就使得无论外部存储模块是1.8H还是3.3V时，该设备均能达到其最大速度。 SDCK管脚的最高速度为100M，其他信号（包括控制线、地址线、数据线）均不能超过50MHz。（1.8V上有30pF，3.3V上有50pF电容） 输入电压范围是由矩阵用户接口（Matrix User Interface）内的芯片配置寄存器（Chip Configuration registers）所决定的。 复位时，缺省的电压是3.3V，此时，芯片能同时接受1.8和3.3V的输入，但是如果VDDIOM电源是1.8v，此时该设备就无法达到最高速。因此用户必须在Slow Clock 模式下设置EBI电压范围。
6、I/O口线事宜 6.1 JTAG端口引脚
TMS、TDI和TCK是施密特触发器输入且无上拉电阻 TDO和RTCK是输出，输出电压可以达到VDDIO0，且无上拉电阻 当JTAGSEL引脚维持高电平（接到VDDBU）时被用作JTAG边界扫描。此引脚集成了一个连接与GNDBU的15K欧姆的下拉电阻。所以正常运行时可以悬空。 NTRST信号见6.3 所有的JTAG信号均是由VDDIOP0供电的。
6.2 测试引脚
当测试引脚（TST）维持高电平时被用作生产测试目的。次引脚集成了一个连接与GNDBU的15K的永久下拉电阻，所以正常运行时，该管脚可以悬空。当以高电平驱动此引脚时将导致难以预料的结果。 该引脚由VDDBU供电。
6.3 复位引脚
NRST是一个双向管脚，该管脚的开漏输出集成了一个不可编程上拉电阻。该管脚由VDDIOP0供电。 NTRST是一个输入管脚，该管脚对JTAG的Test Access Port进行复位。该管脚对处理器没有影响。 如果产品已经集成了上电复位单元，该单元处理了的处理器和JTAG的复位，那么NRST和NTRST可以被悬空。 NRST和NTRST均集成了一个到VDDIOP0的上拉电阻。 NRST信号嵌于边界扫描中。
6.4 PIO控制器
所有的I/O口线都集成了一个可编程的上拉电阻，PIO控制器可以对每个I/O口线的上拉电阻进行控制。 复位后，所有的I/O口均为输入状态，且上拉电阻使能。除了那些在复位时要求和外部总线接口信号多路复用的I/O口线被使能为外设。具体可参见《PIO Controller Multiplexing》的“Reset State”栏。
6.5 I/O线驱动能力
每个PIO管脚均有很强的驱动能力（长期16mA），除了PC4~PC31由VDDIOM供电的之外。
6.6 掉电逻辑管脚
SHDN管脚是一个输出管脚，该管脚由掉电控制器驱动
WKUP（唤醒管脚） 是一个输入管脚。它仅接受0~VDDBU之间的电压信号。
6.7 慢速时钟选择
AT91SAM9260的慢速时钟即可由外部的32.768kHz的晶振产生也可由片内RC振荡器产生。 表6-1定义了OSCSEL管脚的状态 表 6-1 慢速时钟选择 OSCSEL 0 1 慢速时钟 内部RC 外部32.768kHz 启动时间 240us 1200ms