发布时间 : 星期六 文章组成原理试题更新完毕开始阅读81a33ad16bec0975f565e223
组成原理试题库
。
22、 两个BCD码相加，当结果大于9时，修正的方法是将结果 ，并产生进位输出。
23、 现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有 、 和 三种形式。
24、 对阶时，使 阶向 阶看齐，使 阶的尾数向 移位，每 移一位，其阶码加一，直到两数的阶码相等为止。
25、 按IEEE754规范，一个浮点数由 、 、 三个域组成，其中 的值等于指数的 加上一个固定 。
26、 在进行浮点加法运算时，需要完成为 、 、 、 、 和 等步骤。
27、 提高加法器运算速度的关键是 。先行进位的含义是 。 28、 浮点运算器由 和 组成，它们都是 运算器。 只要求能执行 运算，而 要求能进行 运算。
29、 设有七位二进制信息码 0110101，则低位增设偶校验码后的代码为 。 30、 为了提高运算器的速度，可以采用 进位、 乘除法、流水线等并行措施。
计算题
31、X的补码为：10101101，用负权的概念计算X的真值。 32、写出十进制数 -5的IEEE754编码。
33、已知X和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。 (1) X=0.11011 Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011 34、已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。 （1）X=0.11011 Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0.00001
35、设阶为5位(包括2位阶符), 尾数为8位(包括2位数符), 阶码、尾数均用补码表示, 完成下列取值的[X+Y]，[X-Y]运算： （1）X=2-011×0.100101 Y=2-010×(-0.011110)
36、已知A=2[-101]×(-0.1010000)，B=2[-100]×0.1110110，按浮点运算方法计算A+B. (方括号内是阶码)
组成原理试题库
37、设浮点数字长16位，其中阶码4位（含1位阶符），尾数12位（含1位数符），将51/128转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。并给出此浮点数格式的规格数表示范围。
简答题
38、某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。 （1） 串行进位方式 （2） 并行进位方式
39、什么是奇偶校验码？
40、简述计算机中采用二进制代码的优点。
答案：1. A 2. D 3. A 4. B 5. B 6. A 7. C 8. A 9. C 10. C 11. B 12. B 13. C 14. B 15. B 16. × 17. √ 18. √ 19. 浮点数 对阶 20. 58D 21. -1 -127 -126 1 22. 加6 23. 单总线结构 双总线结构 三总线结构 24. 小 大 小 右 右 25. 符号位S 阶码E 尾数M 阶码E 真值e 偏移值 26. 零操作数检查 对阶 尾数求和 结果规格化 舍入处理 溢出处理 27. 降低进位信号的传播时间 低有效位的进位信号可以直接向最高位传递 28. 阶码运算器 尾数运算器 定点 阶码运算器 加法和减法 尾数运算器 加、减、乘、除 29. 01101010 30. 先行 阵列 31. 解：X=1×+1×+1×+1×+1×+=-83
32. 解：-5D=-101B 在IEEE754规范中规格化表示应该为1.01×22，e=127+2=129 则IEEE754规范编码为：11000000101000000000000000000000 33. 解：（1）先写出x和y的变形补码，再计算它们的差 [x]补=00.11011[y]补=11.00001[-y]补=00.11111 [x-y]补=[x]补+[-y]补=00.11011+00.11111=01.11010 ∵运算结果双符号不相等∴为正溢出 X-Y=+1.1101B （2）先写出x和y的变形补码，再计算它们的差 [x]补=00.10111[y]补=00.11011[-y]补=11.00101 [x-y]补=00.10111+11.00101=11.11100 ∴x-y=-0.001B无溢出 （3）先写出x和y的变形补码，再计算它们的差 [x]补=00.11011[y]补=11.01101[-y]补=00.10011 [x-y]补=[x]补+[-y]补=00.11011+00.10011=01.01110 ∵运算结果双符号不相等∴为正溢出 X-Y=+1.0111B
34. 解：（1）先写出x和y的变形补码再计算它们的和 [x]补=00.11011[y]补=00.00011 [x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110 ∴x+y=0.1111B无溢出。 （2）先写出x和y的变形补码再计算它们的和 [x]补=00.11011[y]补=11.01011 [x+y]补=[x]补+[y]补=00.11011+11.01011=00.00110 ∴x+y=0.0011B无溢出。 （3）先写出x和y的变形补码再计算它们的和 [x]补=11.01010[y]补=11.11111 [x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001 ∴x
组成原理试题库
+y=-0.10111B无溢出
35. 解：（1）将y规格化得：y=×(-0.111100) [x]浮=1101，00.100101[y]浮=1101，11.000100[-y]浮=1101，00.111100 ①对阶 [ΔE]补=[Ex]补+[-Ey]补=1101+0011=0000 ∴Ex=Ey ②尾数相加 相加 相减 00.100101 00.100101 +11.000100 +00.111100 ------------ -------------- 11.101001 01.100001 [x+y]浮=1101,11.101001 左规[x+y]浮=1100,11.010010 ∴x+y=×(-0.101110) [x-y]浮=1101,01.100001 右规[x-y]浮=1110,00.1100001 舍入处理得[x-y]浮=1110,00.110001 ∴x-y=×0.110001
36. 11,100；00.1001110
37. 0，111；0.11001100000 正数 2[-9]~2[7]*（1-2[-11]）
负数 -2[7]~-2[-8]*（2[-1]+2[-11]） 注：[ ]中为指数
38. 解：（1）串行进位方式： C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1 C2=G2+P2C1 G2=A2B2，P2=A2⊕B2 C3=G3+P3C2 G3=A3B3，P3=A3⊕B3 C4=G4+P4C3 G4=A4B4，P4=A4⊕B4 (2)并行进位方式： C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 其中G1-G4，P1-P4表达式与串行进位方式相同。
39. 奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误。奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误。
40. （1）技术上容易实现； （2）运算规则简单； （3）可借助于逻辑代数来分析、研究； （4）与其它进制的转换容易。
组成原理试题库
第三章
1、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：
A、64，16 B、16，64 C、64，8 D、16，16
2、计算机系统中的存贮器系统是指：
A、RAM存贮器 B、ROM存贮器 C、主存贮器 D、内存贮器和外存贮器
3、相联存储器是按( )进行寻址的存储器
A地址指定方式 B堆栈存取方式
C内容指定方式 D地址指定与堆栈存取方式结合
4、交叉存储器实质上是一种（ ）存储器，它能执行独立的读写操作
A多模块，并行 B多模块，串行 C整体式，并行 D整体式，串行
5、采用虚拟存储器的主要目的是
A提高主存储器的存取速度 B扩大存储器空间，并能进行自动管理 C提高外存储器的存取速度 D扩大外存储器的存储空间
6、存储周期是指
A存储器的读出时间 B存储器进行连续读和写操作所允许的最短时间间隔 C存储器的写入时间 D存储器进行连续写操作所允许的最短时间间隔
7、在主存和CPU之间增加cache的目的是
A增加内存容量 B提高内存的可靠性
C解决CPU与内存之间的速度匹配问题 D增加内存容量，同时加快存取速度
8、存储单元是指：
A存放一个二进制信息位的存储元 B存放一个机器字的所有存储元集合 C存放一个字节的所有存储元集合 D存放两个字节的所有存储元集合
9、下面说法正确的是
A、半导体RAM信息可读可写，且断电后仍能保持记忆
B、半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的 C、静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失 D、ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失 判断题