发布时间 : 星期日 文章组成原理试题更新完毕开始阅读81a33ad16bec0975f565e223
组成原理试题库
10、存储元存储八位二进制信息，是计算机存储信息的最小单位。（ ） 11、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。（ ） 12、外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。（ ） 13、计算机存储器功能是记忆以二进制形式表示的数据和程序。（ ）
14、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。常用单位有：位/秒或字节/秒。（ ）
填空题
15、 DRAM存储器的刷新一般有 、 和 三种方式，之所以刷新是因为 。
16、 存储器的技术指标主要有 、 、 和 。
17、 对存储器的要求是 ， ， ，为了解决这三方面的矛盾，计算机采用 和体系结构。
18、 CPU能直接访问由 和 ，但不能直接访问 。
19、 虚拟存储器只是一个容量非常大的存储器 模型，不是任何实际的 存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有 式、 式和 式三类。
20、 虚拟存储器指的是 层次，它给用户提供了一个比实际 空间大得多的 空间。
21、 双端口存储器和多模块交叉存储器属于 存储器结构，前者采用 技术，后者采用 技术。
22、 主存与CACHE的地址映射有 、 、 三种方式。
计算题
23、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？
24、有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16）构成，设读/写周期为0.1ms，问： 1) 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？ 2) 如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率多少？
25、CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为20
组成原理试题库
0次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。
26、设某RAM芯片，其存储容量为16K×8位，问： 1) 该芯片引出线的最小数目应该是多少？ 2) 存储器芯片的地址范围是多少
27、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12 288B，最小磁道直径为230毫米，共有275道，磁盘转速为3000转/分。 （1）最低位密度是多少？ （2）数据传输率是多少？ （3）平均等待时间是多少？
28、已知cache/主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。
29、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600bit/cm，道密度为80道/cm，转速为3600转/分。 （1）计算每条磁道的容量； （2）计算磁盘的数据传输率； （3）计算平均等待时间。
简答题
30、说出至少三种加速CPU和存储器之间有效传输的措施。 31、存储保护主要包括哪几个方面？ 32、计算机存储系统分为哪几个层次？
应用题
33、CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
34、下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器，ROM位8K*16位的只读存储器。仔细分析该图，并按要求答题。（1）该存储器最大空间有多少？已经构成的空间有多少？（2）图中构成的地址空间分布是怎样的？画出地址空间分布图。
35、某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。要求： （1）画出存储器空间分布图，???确定需要的RAM以及RAM芯片数量； （2）画出此存储器组成结构图及与CPU的连接图。
36、主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？
组成原理试题库
37、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有/CS和/WE 信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W (读/写)，/MREQ (访存)。 要求：（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接。 38、用16K×8位的DRAM芯片组成64K×32位存储器，画出该存储器的组成逻辑框图。 39、某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为16K字的存储器，其中RAM为高8K字，ROM为低2K字，最低地址为0。 （1）地址线和数据线各为多少根？ （2）各种芯片的数量是多少？
（3）请画出存储器结构图及与CPU的连接图。
答案：1. B 2. D 3. C 4. A 5. B 6. B 7. C 8. B 9. C 10. × 11. × 12 .× 13. √ 14. √ 15. 集中式 分散式 异步式 有电荷泄露、需要定期补充 16. 存储容量 存取时间 存储周期 存储器带宽 17. 容量大 速度快 成本低 多级存储 18. CACHE 内存 外存 19. 逻辑 物理 段 页 段页 20. 主存-外存 主存 虚拟地址 21. 并行 空间并行 时间并行 22. 全相联 直接 组相联
23. 顺序存储器和交叉存储器连续读出m=4字的信息总量都是：q=64位×4=256位 顺序存储器和交叉存储器连续读出4个字所需的时间分别是： T1=mT=4×200ns=800ns T2=T+(m-1)t=200ns+3×50=350ns 顺序存储器和交叉存储器的平均存取时间分别是： T1a=T=200ns T2a=350ns/4=87.5ns 顺序存储器带宽w1=q/t1=256b/800ns=32×107(b/s) 交叉存储器带宽w2=q/t2=256b/350ns=73×107(b/s)
24. 由题： 1)刷新信号间隔为2ms/64=31.25ms，此即刷新信号周期 2)设T为读/写周期，且列向16组同时进行刷新，则所需刷新时间为64T，已知T=0.1ms，则死时间率=64T/2000×100%=0.32%
25. 由题：H=Nc/(Nc+Nm)=5000/5200≈0.96 Ta=Tc+(1-H)×Tm=40ns+(1-0.96)×160ns=46.4ns E=Tc/Ta=40ns/46.4ns×100%=86.2%
26. 由题： 1)16K=214，所以地址线为14根，字长8位，所以数据线为8根，加上芯片片选信号CS，读信号RD，写信号WR，电源线、地线，其引出线最小数目为27根。 2)存储器芯片的地址范围为：0000H～3FFFH。
27. （1）11.5B/mm；（2）614400B/s； （3）10ms。 28. 主存的存取周期是204ns；cache命中率是94%。
组成原理试题库
29. 1）每条磁道的容量是110528B；（2）6631680B/s； （3）8.33ms。
30. 主要有：加长存储器的字长；采用双端口存储器；加入CACHE；采用多体交叉存储器。
31. 存储保护一般涉及存储区域保护和访问方式保护两大方面。前者主要有页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、执行三种方式的保护。 32. 计算机存储系统一般指：CPU内的寄存器、CACHE、主存、外存、后备存储器等五个层次。
33. 解：先求命中率h h=nc/(nc+nm)＝2420÷(2420＋80)＝0.968 则平均访问时间为ta ta＝0.968×40＋(1-0.968)×240＝46.4(ns) r＝240÷40＝6 cache/主存系统的效率为e e＝1/[r＋(1－r)×0.968]＝86.2％
34. （1）存储器最大存储空间是64K字，已经构成的空间有24K字；
（2）两个ROM芯片构成存储器的低16K字空间，一个RAM芯片构成存储器的最大地址的8K字空间。分布图略。 35. 1）图略；需要3片RAM，2片ROM；（2）图略。 36. 解： 已知主存容量为4MB，虚存容量为1GB ∵222＝4M∴物理地址为22位 又∵230＝1G∴虚拟地址为30位 页表长度为1GB÷4KB＝230÷212=218=256K
37. 1）依题意，主存地址空间分布如右图所示，可选用2片16K×8位的EPROM作为ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,图略
38. 解：
组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15，A14经2：4译码器产生片选信号，逻辑框图略
39. （1）地址线14根，数据线8根；2）2片RAM，1片ROM； （3）图略。