发布时间 : 星期四 文章合肥工业大学 数电题集更新完毕开始阅读81f989fc0242a8956bece4df
40．三极管作为开关使用时，要提高开关速度，可 。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管
41．CMOS数字集成电路与TTL数字集成电路相比突出的优点是 。A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽
42．与CT4000系列相对应的国际通用标准型号为 。 A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列 C.CT74L低功耗系列 D. CT74H高速系列
43.N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N44．在下列触发器中，有约束条件的是 。 A.主从JK F/F B.主从D F/F
C.同步RS F/F D.边沿D F/F
45．一个触发器可记录一位二进制代码，它有 个稳态。
A.0 B.1 C.2 D.3 E.4 46．存储8位二进制信息要 个触发器。
A.2 B.3 C.4 D.8
47．对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= 。
A.0 B.1 C.Q D.Q
48．对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= 。
A.0 B.1 C.Q D.Q
49．对于D触发器，欲使Qn+1=Qn，应使输入D= 。
A.0 B.1 C.Q D.Q
50．对于JK触发器，若J=K，则可完成 触发器的逻辑功能。
A.RS B.D C.T D.Tˊ
51．欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端 。
A.J=K=0 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=0 E.J=0,K=Q 52．欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端 。
A.J=K=1 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=1 E.J=1,K=Q 53．欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端 。
A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=1 54．欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端 。
A.J=K=1 B.J=1,K=0 C.J=K=Q D.J=K=0 E.J=Q,K=0
5
55．欲使D触发器按Qn+1=Qn工作，应使输入D= 。
A.0 B.1 C.Q D.Q 56．下列触发器中，克服了空翻现象的有 。
A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器 57．下列触发器中，没有约束条件的是 。
A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器 58．描述触发器的逻辑功能的方法有 。
A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图
59．为实现将JK触发器转换为D触发器，应使 。
A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=D 60.边沿式D触发器是一种 稳态电路。
A.无 B.单 C.双 D.多 61．下列表达式中不存在竞争冒险的有 。
A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD
62．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。
A.5 B.6 C.10 D.50
63.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。
A.1 B.2 C.4 D.16 64.下列各函数等式中无冒险现象的函数式有 。
A.F?BC?AC?AB B.F?AC?BC?AB C.F?AC?BC?AB?AB
D.F?BC?AC?AB?BC?AB?AC E.F?BC?AC?AB?AB 65．函数F?AC?AB?BC，当变量的取值为 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0
66．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的
逻辑表达式为Y= 。
A.A1A0X0?A1A0X1?A1A0X2?A1A0X3 B.A1A0X0 C.A1A0X1 D.A1A0X3
67.一个8选一数据选择器的数据输入端有 个。 A.1 B.2 C.3 D.4 E.8
6
68．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 69．八路数据分配器，其地址输入端有 个。 A.1 B.2 C.3 D.4 E.8 70．组合逻辑电路消除竞争冒险的方法有 。
A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰
71．101键盘的编码器输出 位二进制代码。 A.2 B.6 C.7 D.8
72．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 。
A.STA=1，STB=D，STC=0 B. STA=1，STB=D，STC=D C.STA=1，STB=0，STC=D D. STA=D，STB=0，STC=0
73．以下电路中，加以适当辅助门电路， 适于实现单输出组合逻辑电路。
A.二进制译码器 B.数据选择器 C.数值比较器 D.七段显示译码器
74．用四选一数据选择器实现函数Y=A1A0?A1A0，应使 。 A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0
75．用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2?A2A1，应 。
A.用与非门，Y=Y0Y1Y4Y5Y6Y7 B.用与门，Y=Y2Y3
C.用或门，Y=Y2?Y3 D.用或门，Y=Y0?Y1?Y4?Y5?Y6?Y
776．同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。
77．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。
A.4 B.5 C.9 D.20 78．下列逻辑电路中为时序逻辑电路的是 。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 79. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N
7
80. N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N
81．五个D触发器构成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32
82．同步时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 83．一位8421BCD码计数器至少需要 个触发器。 A.3 B.4 C.5 D.10
84.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，
采用同步二进制计数器，最少应使用 级触发器。 A.2 B.3 C.4 D.8
85．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。
A.1 B.2 C.4 D.8
86．用二进制异步计数器从0做加法，计到十进制数178，则最少需要
个触发器。
A.2 B.6 C.7 D.8 E.10 87．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲
转换为60HZ的脉冲，欲构成此分频器至少需要 个触发器。 A.10 B.60 C.525 D.31500
88．某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的
数左移8位，完成该操作需要 时间。 A.10μS B.80μS C.100μS D.800ms
89.若用JK触发器来实现特性方程为Qn?1?AQn?AB，则JK端的方程为 。
A.J=AB，K=A?B B.J=AB，K=AB C.J=A?B，K=AB D.J=AB，K=AB 90．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。 A.3 B.4 C.5 D.10
91．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。
A.2 B.3 C.4 D.10 92．PROM和PAL的结构是 。
A.PROM的与阵列固定，不可编程
8