发布时间 : 星期日 文章基于单片机的数字电压表的设计与制作毕业设计论文更新完毕开始阅读8370edf2f9c75fbfc77da26925c52cc58bd690d8
只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。
PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。
3.1.3 振荡器特性
XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。
3.1.4 芯片擦除
整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持
ALE管脚处于低电平10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。
此外，STC89C52设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止 。
3.1.5 结构特点
8位CPU，片内振荡器和时钟电路，32根I/O线，外部存贮器寻址范围ROM、RAM64K，2个16位的定时器/计数器5个中断源，两个中断优先级全双工串行口，布尔处理器。
STC89C52的结构图如图3-4所示
图3-4 STC89C52单片机结构图
3.2 单片机管脚说明
VCC（40）：供电电压，其工作电压为5V。 GND（20）：接地。
P0端口（P0.0-P0.7）：P0口为一个8位漏极开路双向I/O口，每个引脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1端口（P1.0-P1.7）：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高电平，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
P2端口（P2.0-P2.7）：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口，用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利
用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3端口（P3.0-P3.7）：P3口管脚是一个带有内部上拉电阻的8位的双向I/O端口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入端时，由于外部下拉为低电平，P3口将输出电流（ILL）。
P3口同时为闪烁编程和编程校验接收一些控制信号。
复位RST(9)：复位输入。在振荡器运行时，有两个机器周期（24个振荡周期）以上的高电平出现在此引脚时，将使单片机复位，只要这个引脚保持高电平，51芯片便循环复位。复位后P3.0-P3.7口均置1，引脚表现为高电平，程序计数器和特殊功能寄存器SFR全部清零。当复位脚由高电平变为低电平时，芯片为
ALEPROG(30)：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如果想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，则置位无效。
PSEN(29)：外部程序存储器的选通信号。在由外部程序存储器取指令期
ROM的00H处开始运行程序。复位操作不会对内部RAM有所影响。
间，每个机器周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的PSEN信号将不出现。 ____EAEA/VPP(31)：当EA保持低电平时，则在此期间外部程序存储器__部锁定为RESET；当EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V的编程电源（VPP）。
XTAL1(19)：来自反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2(18)：来自反向振荡器的输出。
__（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，EA将内
3.3 模数转换模块设计
3.3.1 ADC性能参数
目前的实时信号处理机要求ADC尽量靠近视频、中频甚至射频，以获取尽可能多的目标信息。因而，ADC的性能好坏直接影响整个系统指标的高低和性能好坏，从而使得ADC的性能测试变得十分重要，表征ADC性能的参数，由于尚无统一的标准，各主要器件生产厂家在其产品参数特性表中给出的也不完全一致。一般来说，可以分为静态特性和动态特性参数。
3.3.2 ADC静态特性
ADC的静态特性是指其与时间特性无关的特性，主要包括以下几类： （1) 分辨率;ADC的分辨率定位为二进制末位变化1所需的最小输入电压与参考电压的比值，即ADC能够分辨的最小的模拟量的变化。
(2) 量化误差;量化电平定义为满量程电压（或满度信号值）UFSR与2的N次幂的比值，其中N位被数字化的数字信号的二进制位数。量化电平一般用Q表示。
(3) 全输入范围和动态范围;全输入范围是指允许输入模拟信号的最大值与最小值之差；动态范围是指全输入范围与ADC最小可分辨的量值之比。 (4) 偏置误差和增益误差;ADC的偏置误差定义为使最低位被置成“1”状态时ADC的输入电压与理论上使最低位被置成“1”状态时的输入电压之差。当偏置误差高速为零之后，输出为全1时对应的实际输入电压与理想输入电压之差。
3.3.3 ADC动态特性
高速ADC的动态特性是指输入为交变简谐信号时的性能技术指标，它是与ADC的操作速度有关的特性。其主要技术指标如下：
(1) 转换时间、采集时间;转换时间是指从信号开始转换到可获得完整的信号输出所用的时间，它是高速ADC的一项重要指标。
采集时间是指采样保持电路在采样模式下能够保证其在随之到来的保持模式输出在采样保持转换时，相对该时刻存在的输入电平之间的误差将会限制在一定的误差范围内所需的时间。
(2) 频率响应;它是冲击响应的傅立叶变换，其最佳表达方式是幅频与相频曲线，从系统辨识的角度看这是在频域对ADC动态线性特性的非参数模型描述。
(3) 动态积分非线性误差和动态微分非线性误差;动态积分非线性误差（INL）定义为在动态情况下（一般输入信号为正弦信号），ADC实际转换特性曲线之间的最大偏差。每个数码的偏差都是由那个数码的中心值来度量的。