发布时间 : 星期一 文章计算机组成原理大作业模板更新完毕开始阅读881b8cba0166f5335a8102d276a20029bc646309
计算机组成原理
班级：姓名：学号：
大作业
一、任务要求
设计一广义计算机系统，包括单片机系统、嵌入式系统、个人计算机系统等。
具体要求：
1、选定构建中央处理器，可选用 AT89C52、STC89C52、ATMEL、TI的MSP430系列、ARM结构处理器等；
2、设计构建主存部分，可包括片内存储器和扩展存储器，设计地址总线、数据总线和控制总线连接方式，确定各部分起止地址；
3、设计至少一种输入或输出外设（例如键盘、显示屏等），确定其与中央处理器的连接方式，设计其工作模式。
提交要求：纸质文档、条理清晰
二、设计方案
1、总体结构
以下蓝色字体是实例示范，请查看后在上交文档中删除：
本作业选择标准Intel 8086 CPU进行设计。基于8086的单芯片计算机基本结构.如图1所示。（仅供参考）
2、中央处理器模块
8086 CPU芯片有两种工作模式，最小模式与最大模式。所谓最小模式，是指系统中只有一个8086微处理器，在这种情况下，所有的总线控制信号，都直接由8086 CPU产生，系统的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。（仅供参考）
本实验采用8086的最小工作模式进行单芯片计算机的设计。所谓单芯片计算机系统设计，即除了包含CPU, ROM, RAM、总线、地址锁存器、数据收发器、外设地址译码电路以外，集成一个或一个以上的外围I/O接口，从而构成一个完整的系统。搭建的系统结构图如2所示。（仅供参考）
CPU子系统包括8086 CPU、数据收发控制器、地址锁存器和存储器译码电路等。
CPU与存储散或I/O端口)进行交换时，CPU首先要送出地址信号，然后再发
出控制信号及传送数据。因此需要加入地址锁存器，先锁存地址，使在读写总线周期内地址稳定。
数据收发控制器相当于一个总线开关，用来控制CPU的数据总线选择从存储单元或I/O端口发送或接受数据，匹配通信时序。
存储器译码电路与74LS138原理一样，利用地址线生成ROM和RAM单元的片选信号。CPU上电复位后地址为FFFFOH，首先从ROM里读出程序，该程序是无条件跳转指令，能够使CPU跳转到RAM的地址。CPU再从SDRAM里读出程序……（仅供参考）
8086CPU除了数据、地址总线以及读写和READY等主要控制信号外，还有中断请求和应答以及外接DMA设备的相关端口信号。而这些信号是标准AHB总线所不具备的，因此还需要扩展总线接口以匹配8086 CPU。总线接口的扩展设计主要包括两部分:中断处理和DMA数据通道。8086 CPU关于中断和DMA的端口信号如表4所示……（仅供参考）
3、存储器模块
存储器子系统包括一个RAM和一个ROM,8086CPU支持20位地址总线，具有1M字节存储空间.分为RAM区和ROM区。本文利用开发板的片上ROM资源配置成16k*16的格式作为存储器中的ROM单元，采用DE2开发板上的8M的SDRAM配置成256K* 16位总线格式代替存储器中的RAM单元。（仅供参考）