发布时间 : 星期五 文章数字电路实验10-7-13（统一版）更新完毕开始阅读910698f8fab069dc5022016f
1．由晶振电路产生1Hz 标准秒信号。 2．秒、分为00—59六十进制计数器。 3．时为00—23二十四进制计数器。 4．周显示从1—日为七进制计数器。
5．可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位 置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6．整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500Hz)，整点时 再鸣叫一次高音(1000Hz)。 三、可以使用的器件
1．CD4060、74LS74、74LSl61、74LS248 及门电路 2．晶振：32768Hz
3．电容：100uF／16V、22pF、3～22pF 之间 4．电阻：200Ω、10kΩ、22MΩ 5．电位器：2.2kΩ或4.7kΩ 6．三极管：8050 7．喇叭：1／4W，8Ω 四、设计方案提示
根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。 1．秒脉冲发生器
秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量， 通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲。如晶振为 32768Hz，通过15 次二分频后可获得1Hz的脉冲输出，电路图如图3.3.2 所示。 2．计数译码显示
秒、分、时、日分别为60、60、24 和7 进制状态表计数器。秒、分均为六十 进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计
35
数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而 个位计到4 时清零，就为二十四进制了。
图3.3.2 秒脉冲发生器
周为七进制数，按人们一般的概念一周的显示为星期“日、1、2、3、4、5、6”，所以我们设计这七进制计数器，应根据译码显示器的状态表来进行，如表3.3.1 所示。
表3.3.1 状态表
Q4 1 0 0 0 0 0 0
按表3.3.1状态表不难设计出“日”计数器的电路(日用数字8 代)。 所有计数器的译码显示均采用BCD—七段译码器，显示器采用共阴或共阳的 显示器。 3．校正电路
在刚刚开机接通电源时，由于日、秒、分、时为任意值，所以，需进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲
36
Q3 0 0 0 0 1 1 1 Q2 0 0 1 1 0 0 1 Q1 0 1 0 1 0 1 0 显示 日 1 2 3 4 5 6 或连续脉冲输入。 4．整点报时电路
当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即当分为59时，则秒在计数计到54时，输出一延时高电平，直至秒计数器计到58时，结束这高电平脉冲去打开低音与门，使报时声按500Hz 频率鸣叫5声，而秒计到59时，则去驱动高音lKHz 频率输出而鸣叫1声。 五、课程设计准备要求
1．查阅有关资料，了解CD4060、74LS74、74LSl61、74LS248等芯片的功能和管脚排列图。其中部分可以在附录中找到，其余部分可以上网查找，要求将全部管脚图画出备用。
2．设计出数字电子钟逻辑电路各模块电路图（含所用元件参数）和总电路图，进行实验时必须携带完整电路图。 3．按照给定的芯片设计电路。 六、调试说明
调试时先用实验箱面板上译码器的数码管进行显示。功能实现后若时间允许可再通过显示译码器和数码管连接实现。设计的电路调试在面包板上进行，调试注意事项同课程设计1中的调试说明。 七、课程设计总结报告 同课程设计1。
37