发布时间 : 星期六 文章计算机系统综合课程设计-东南大学计算机科学与工程学院更新完毕开始阅读9113080f178884868762caaedd3383c4bb4cb4d0
mips32CPU顶层模块。负责串联起CPU内各个控制、取指、执行、中断等模块。完成基于mips指令集的32位CPU功能。具有32位指令，16位地址线和32位数据线。 CountClock模块 用于串行通信UART的顶层模块。 control32模块 控制单元模块。根据指令中的指令码（op）和功能码（funct）的不同组合输出相应的控制信号。 dmemory32模块 存储单元模块。实际完成对数据存储器(RAM)的读写操作。 executs32模块 执行单元模块。完成逻辑运算、算术运算、移位运算、比较转移的PC值计算、比较后赋值。 idecode32模块 译码单元模块。对寄存器组进行操作。根据指令译码结果，决定向其他部件（如运算器）送1路或两路数据。 ifetc32模块 取指单元模块。到程序ROM中取指令、对PC值进行＋4处理、完成各种跳转指令的PC修改功能。 int32模块 中断模块。具有两个中断功能——中断0和中断1，中断0优先级大于中断1，不支持同级中断嵌套。将$12和$14设计为两个中断返回地址存放寄存器，分别在中断0和中断1到来的时候存放返回地址。它们分别称为$i0和$i1。 timecount模块 时钟脉冲分频模块。共分为四个脉冲，每个脉冲的频率相同，且均为系统时钟频率的4倍。不同的脉冲用以控制不同的CPU内部模块的运行。 cs138模块 译码模块。用于产生各个接口模块的片选信号。 本组设计的主要特色 1、可运行指定的31条MIPS指令的RISC型MIPS32微处理器，具有32位指令，16位地址线和32数据线。 2、处理器采用哈佛结构，有独立的2KB的指令存储器和4KB的数据存储器 具有2个中断源入口，两级中断优先级。 3、键盘采用中断方式，而非扫面方式，为中断0级（最高级）。 4、2个32位定时/计数器。 5、CPU内部采用分频的方法，用不同的时钟对不同的模块进行同步控制，从而提高了主频。 6、键盘和LCD的时钟由CTC提供，初始化程序在BIOS中。 7、具有看门狗功能，通过指令对WDT进行复位。 8、MEM和IO统一编址。IO的高3位产生片选CS信号，故最多支持8个接口，低5位用来选择8个32位的端口。 9、附有类C语言编译器，详细见MIPS32编译程序使用手册。 10、提供有LCD接口电路。 11、CPU与接口之间的数据线有64条，用于CPU输出和读入数据。 12、CPU内的ROM和RAM均采用同步控制。 13、采用32位的mips汇编BIOS程序。 14、编写有RAM和内部寄存器使用规则，避免因用户随意修改RAM和寄存器内存放的值而导致的系统瘫痪。 15、规定了用户用mips汇编写代码时可用的寄存器和RAM地址空间。 16、按住键盘上的某个键，在屏幕上并不是连续显示键值，两个前后显示的键值之间会有一定的时间间隔。 17、当编译用户的C程序时，如果堆栈指针越界，编译程序会提示出错，并在LED上显示三条横线。 18、最多支持7个LED的显示。 本组设计的体系结构