发布时间 : 星期日 文章基于VerilogHDL设计的出租车计价器设计更新完毕开始阅读95f5f70f11a6f524ccbff121dd36a32d7375c766
摘 要：本文介绍了一种采用可编程逻辑器件（FPGA/CPLD）进行出租车计费器的设计思想以及实现方法。本设计实现了出租车计费器所需的一些基本功能，计费金额包括起步价、里程计费、等待计时计费等。该设计采用模块化设计，在Quartus II9.0软件平台下，采用Verilog HDL 硬件描述语言描述和模拟仿真了分频模块、计程模块、计费模块、计时模块，译码以及动态扫描显示模块，完成了出租车计费器仿真设计和硬件电路的实现。
关键词：FPGA，出租车计费器，Quartus，Verilog HDL
Abstract：This article describes the design ideas and methods of the taximeter, through the programmable logic device (FPGA/CPLD). The design of a taximeter to achieve the required basic functions, The total of billing included the starting price, metered, and wait for time billing. Through the Quartus II 9.0 Software Platform，Using Verilog HDL language completed the description and simulation of frequency module, the meter module, Billing module, timing modules, decoding, dynamic scanning display module. IT It has completed the taxi meter simulation and the hardware circuit.
Keywords: FPGA, Taximeter, Quartus, Verilog HDL
I
目 录
1.前 言 ................................................................................................................................................................. 1 2.总体方案设计 ................................................................................................................................................... 2
2.1 设计要求 ................................................................................................................................................... 2 2.2 方案论证与选择 ....................................................................................................................................... 2 2.3 设计思想及原理 ....................................................................................................................................... 3
3.单元模块设计 ................................................................................................................................................... 5
3.1 分频模块 ................................................................................................................................................... 5
3.1.1 计数器分频模块 ........................................................................................................................... 5 3.1.2 计数器分频模块仿真结果 ........................................................................................................... 5 3.1.3 数码管分频模块 ........................................................................................................................... 6 3.2 计程模块 ................................................................................................................................................... 6
3.2.1 计程模块电路 ............................................................................................................................... 6 3.2.2 计程模块仿真结果 ....................................................................................................................... 7 3.3 计时模块 ................................................................................................................................................... 7
3.3.1 计时模块电路 ............................................................................................................................... 7 3.3.2 计时模块的仿真结果 ................................................................................................................... 7 3.4 控制模块 ................................................................................................................................................... 8
3.4.1 控制模块电路 ............................................................................................................................... 8 3.4.2 计时模块的仿真结果 ................................................................................................................... 9 3.5 计费模块 ................................................................................................................................................. 10
3.5.1 控制模块电路 ............................................................................................................................. 10 3.5.2 计费模块的仿真结果 ................................................................................................................. 10 2.6 数码管显示模块 ......................................................................................................................................11
4.整体顶层模块设计 ........................................................................................................................................ 12
4.1 整体顶层模块电路 ................................................................................................................................. 12
5.系统功能仿真及调试 ................................................................................................................................... 13
5.1 系统仿真及调试 ..................................................................................................................................... 13
6.总结与体会 ...................................................................................................................................................... 16 致 谢 ................................................................................................................................................................... 17 参考文献 ............................................................................................................................................................... 17 附录A: 单元模块Verilog HDL源代码 .................................................................................................. 18
A.1 计数器的分频模块VerilogHDL源代码 ................................................................................................ 18 A.2数码管的分频模块VerilogHDL源代码................................................................................................. 18 A.3 计程模块VerilogHDL源代码 ............................................................................................................... 19 A.4 计时模块VerilogHDL源代码 ............................................................................................................... 20 A.5 控制模块VerilogHDL源代码 ............................................................................................................... 21 A.6 计费模块VerilogHDL源代码 ............................................................................................................... 21 A.7 数码管显示模块VerilogHDL源代码.................................................................................................... 21 A.8整体顶层模块VerilogHDL源代码 ........................................................................................................ 23
附录B: 整体顶层电路图 .............................................................................................................................. 24
II
III
1.前 言
随着出租车行业的发展，对出租车计费器的要求也越来越高。最近几年出租车行业发展迅速，在全国有几千万家出租车公司。因此出租车计费器市场是庞大的。而出租车计费器成为不可缺少的一部分。出租车计价器是出租车营运收费的专用智能化仪表,随着电子技术的发展,出租车计价器技术也在不断进步和提高。国内出租车计价器已经经历了4 个阶段的发展。从传统的全部由机械元器件组成的机械式,到半电子式即用电子线路代替部分机械元器件的出租车计价器;再从集成电路式到目前的单片机系统设计的出租车计价器,以及FPGA计价器.出租车计价器计费是否准确,运数据的管理是否方便都是人们最关注的。该计价器能实现按时间和里程综合计算车价，能显示时间、里程、单价、总车价等相关信息显示。
信息社会的现代电子产品，性能越来越高，复杂度越来越大，更新步伐也越来越快。实现这种进步的主要原因就是微电子技术和电子技术的发展。而电子技术的发展后者的核心就是电子设计自动化技术。EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。没有EDA技术的支持，想要完成超大规模集成电路的设计制造是不可想象的；反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。
本设计采用Verilog HDL语言来设计实现出租车计费系统，具有良好的电路行为描述和系统描述的能力,并在语言易读性和层次化、结构化设计方面,表现了强大的生命力和应用潜力。源程序经ALTERA的Quartus II 9.0软件调试优化,通过下载到特定芯片后，可应用于实际的出租车计费系统中。本次课程设计巩固和运用了所学课程，通过理论联系实际，提高了分析、解决技术实际问题的独立工作能力，通过对一个出租车计费器的设计，进一步熟悉了数字电路系统设计、制作与调试的方法和步骤。
第1页