计算机组成原理答案(第二版) 联系客服

发布时间 : 星期三 文章计算机组成原理答案(第二版)更新完毕开始阅读99ad80b70e22590102020740be1e650e53eacf70

第一章 计算机系统概论

1、 什么就是计算机系统、计算机硬件与计算机软件?硬件与软件哪个更重要? 解:P3

计算机系统:由计算机硬件系统与软件系统组成得综合体。 计算机硬件:指计算机中得电子线路与物理装置。 计算机软件:计算机运行所需得程序及相关资料。

硬件与软件在计算机系统中相互依存,缺一不可,因此同样重要。 5、 冯?诺依曼计算机得特点就是什么? 解:冯?诺依曼计算机得特点就是:P8

? 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成; ? 指令与数据以同同等地位存放于存储器内,并可以按地址访问; ? 指令与数据均用二进制表示;

? 指令由操作码、地址码两大部分组成,操作码用来表示操作得性质,地址码用来表

示操作数在存储器中得位置;

? 指令在存储器中顺序存放,通常自动顺序取出执行; ? 机器以运算器为中心(原始冯?诺依曼机)。 7、 解释下列概念:

主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长. 解:P9-10

主机:就是计算机硬件得主体部分,由CPU与主存储器MM合成为主机。

CPU:中央处理器,就是计算机硬件得核心部件,由运算器与控制器组成;(早期得运算器与控制器不在同一芯片上,现在得CPU内除含有运算器与控制器外还集成了CACHE)。

主存:计算机中存放正在运行得程序与数据得存储器,为计算机得主要工作存储器,可随机存取;由存储体、各种逻辑部件及控制电路组成.

存储单元:可存放一个机器字并具有特定存储地址得存储单位.

存储元件:存储一位二进制信息得物理元件,就是存储器中最小得存储单位,又叫存储基元或存储元,不能单独存取。

存储字:一个存储单元所存二进制代码得逻辑单位。 存储字长:一个存储单元所存二进制代码得位数。 存储容量:存储器中可存二进制代码得总量;(通常主、辅存容量分开描述)。 机器字长:指CPU一次能处理得二进制数据得位数,通常与CPU得寄存器位数有关。 指令字长:一条指令得二进制代码位数。 8、 解释下列英文缩写得中文含义:

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解:全面得回答应分英文全称、中文名、功能三部分。

CPU:Central Processing Unit,中央处理机(器),就是计算机硬件得核心部件,主要由运算器与控制器组成。

PC:Program Counter,程序计数器,其功能就是存放当前欲执行指令得地址,并可自动计数形成下一条指令地址。

IR:Instruction Register,指令寄存器,其功能就是存放当前正在执行得指令。 CU:Control Unit,控制单元(部件),为控制器得核心部件,其功能就是产生微操

作命令序列。

ALU:Arithmetic Logic Unit,算术逻辑运算单元,为运算器得核心部件,其功能就是进行算术、逻辑运算。

ACC:Accumulator,累加器,就是运算器中既能存放运算前得操作数,又能存放运算结果得寄存器。

MQ:Multiplier-Quotient Register,乘商寄存器,乘法运算时存放乘数、除法时存放商得寄存器。

X:此字母没有专指得缩写含义,可以用作任一部件名,在此表示操作数寄存器,即运算器中工作寄存器之一,用来存放操作数;

MAR:Memory Address Register,存储器地址寄存器,在主存中用来存放欲访问得存储单元得地址。

MDR:Memory Data Register,存储器数据缓冲寄存器,在主存中用来存放从某单元读出、或要写入某存储单元得数据。

I/O:Input/Output equipment,输入/输出设备,为输入设备与输出设备得总称,用于计算机内部与外界信息得转换与传送.

MIPS:Million Instruction Per Second,每秒执行百万条指令数,为计算机运算速度指标得一种计量单位.

9、 画出主机框图,分别以存数指令“STA M”与加法指令“ADD M”(M均为主存地址)为例,在图中按序标出完成该指令(包括取指令阶段)得信息流程(如→①).假设主存容量为256M*32位,在指令字长、存储字长、机器字长相等得条件下,指出图中各寄存器得位数。 解:主机框图如P13图1、11所示.

(1)STA M指令:PC→MAR,MAR→MM,MM→MDR,MDR→IR,

OP(IR) →CU,Ad(IR) →MAR,ACC→MDR,MAR→MM,WR

(2)ADD M指令:PC→MAR,MAR→MM,MM→MDR,MDR→IR, OP(IR) →CU,Ad(IR) →MAR,RD,MM→MDR,MDR→X,ADD,ALU→ACC,ACC→MDR,WR

假设主存容量256M*32位,在指令字长、存储字长、机器字长相等得条件下,ACC、X、IR、MDR寄存器均为32位,PC与MAR寄存器均为28位。 10、 指令与数据都存于存储器中,计算机如何区分它们? 解:计算机区分指令与数据有以下2种方法:

? 通过不同得时间段来区分指令与数据,即在取指令阶段(或取指微程序)取出得为指令,在执行指令阶段(或相应微程序)取出得即为数据.

? 通过地址来源区分,由PC提供存储单元地址得取出得就是指令,由指令地址码部分提供存储单元地址得取出得就是操作数。

第2章 计算机得发展及应用

1、 通常计算机得更新换代以什么为依据? 答:P22

主要以组成计算机基本电路得元器件为依据,如电子管、晶体管、集成电路等. 2、 举例说明专用计算机与通用计算机得区别。

答:按照计算机得效率、速度、价格与运行得经济性与实用性可以将计算机划分为通用计算机与专用计算机.通用计算机适应性强,但牺牲了效率、速度与经济性,而专用计算机就是最有效、最经济与最快得计算机,但适应性很差。例如个人电脑与计算器。

3、 什么就是摩尔定律?该定律就是否永远生效?为什么? 答:P23,否,P36

第3章 系统总线

1、 什么就是总线?总线传输有何特点?为了减轻总线负载,总线上得部件应具备什么特点?

答:P41、总线就是多个部件共享得传输部件.

总线传输得特点就是:某一时刻只能有一路信息在总线上传输,即分时使用。 为了减轻总线负载,总线上得部件应通过三态驱动缓冲电路与总线连通。 4、 为什么要设置总线判优控制?常见得集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?

答:总线判优控制解决多个部件同时申请总线时得使用权分配问题;

常见得集中式总线控制有三种:链式查询、计数器定时查询、独立请求;

特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。

5、 解释下列概念:总线宽度、总线带宽、总线复用、总线得主设备(或主模块)、总线得从设备(或从模块)、总线得传输周期与总线得通信控制. 答:P46.

总线宽度:通常指数据总线得根数;

总线带宽:总线得数据传输率,指单位时间内总线上传输数据得位数; 总线复用:指同一条信号线可以分时传输不同得信号。 总线得主设备(主模块):指一次总线传输期间,拥有总线控制权得设备(模块); 总线得从设备(从模块):指一次总线传输期间,配合主设备完成数据传输得设备(模块),它只能被动接受主设备发来得命令;

总线得传输周期:指总线完成一次完整而可靠得传输所需时间; 总线得通信控制:指总线传送过程中双方得时间配合方式. 6、 试比较同步通信与异步通信。

答:同步通信:指由统一时钟控制得通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。适合于速度差别不大得场合.

异步通信:指没有统一时钟控制得通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。 8、 为什么说半同步通信同时保留了同步通信与异步通信得特点?

答:半同步通信既能像同步通信那样由统一时钟控制,又能像异步通信那样允许传输时间不一致,因此工作效率介于两者之间.

10、 为什么要设置总线标准?您知道目前流行得总线标准有哪些?什么叫plug and play?哪些总线有这一特点?

答:总线标准得设置主要解决不同厂家各类模块化产品得兼容问题;

目前流行得总线标准有:ISA、EISA、PCI等;

plug and play:即插即用,EISA、PCI等具有此功能。 11、 画一个具有双向传输功能得总线逻辑图。

答:在总线得两端分别配置三态门,就可以使总线具有双向传输功能。

a0a1anb0b1bna至bb至a

12、 设数据总线上接有A、B、C、D四个寄存器,要求选用合适得74系列芯片,完成下列逻辑设计:

(1) 设计一个电路,在同一时间实现D→A、D→B与D→C寄存器间得传送; (2) 设计一个电路,实现下列操作:

T0时刻完成D→总线; T1时刻完成总线→A; T2时刻完成A→总线; T3时刻完成总线→B.

解:(1)由T打开三态门将 D寄存器中得内容送至总线bus,由cp脉冲同时将总线上得数据打入到 A、B、C寄存器中. T与cp得时间关系如图(1)所示.

cp脉冲ABC总线busT三态门Tcp

D图(1)

(2)三态门1受T0+T1控制,以确保T0时刻D→总线,以及T1时刻总线→接收门1→A.三态门2受T2+T3控制,以确保T2时刻A→总线,以及T3时刻总线→接收门2→B。T0、T1、T2、T3波形图如图(2)所示.