发布时间 : 星期六 文章数电设计报告 T触发器更新完毕开始阅读9ff5260d3968011ca2009106
1 EDA、VHDL简介EDA技术
EDA技术的概念
EDA是电子设计自动化(E1echonics Des5p AM·toM60n)的缩写。由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。 EDA技术的特点
采用可编程器件，通过设计芯片来实现系统功能。采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。并且可减少芯片的数量，缩小系统体积，降低能源消耗，提高了系统的性能和可靠性。能全方位地利用计算机自动设计、仿真和调试。
硬件描述语言——VHDL VHDL的简介
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）。1993年更进一步修订，变得更加完备，成为A I/IEEE的A I/IEEE STD 1076-1993标准。目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。VHDL的英文全写是：VHSIC（Very High eed Integrated Circuit）Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电
路的设计中。 VHDL语言的特点
VHDL是一种用普通文本形式设计数字系统的硬件描述语言，主要用于描述数字系统的结构、行为、功能和接口，可以在任何文字处理软件环境中编辑。除了含有许多具有硬件特征的语句外，其形式、描述风格及语法十分类似于计算机高级语言。VHDL程序将一项工程设计项目（或称设计实体）分成描述外部端口信号的可视部分和描述端口信号之间逻辑关系的内部不可视部分，这种将设计项目分成内、外两个部分的概念是硬件描述语言（HDL）的基本特征。当一个设计项目定义了外部界面（端口），在其内部设计完成后，其他的设计就可以利用外部端口直接调用这个项目。VHDL的主要特点如下：
1. 作为HDL的第一个国际标准，VHDL具有很强的可移植性。
2. 具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中的错误消除在电路系统装配之前，在设计早期就能检查设计系统功能的可行性，有很强的预测能力。
3. VHDL有良好的可读性，接近高级语言，容易理解。
4. 系统设计与硬件结构无关，方便了工艺的转换，也不会因工艺变化而使描述过时。
5. 支持模块化设计，可将大规模设计项目分解成若干个小项目，还可以把已有的设计项目作为一个模块调用。
6. 对于用VHDL完成的一个确定设计，可以利用EDA工具进行逻辑综合和优化，并能自动地把VHDL描述转变成门电路级网表文件。
7. 设计灵活，修改方便，同时也便于设计结果的交流、保存和重用，产品开发速度快，成本低。 VHDL的设计流程
它主要包括以下几个步骤： 1.文本编辑：
用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件，Verilog文件保存为.v文件。 2.使用编译工具编译源文件。
3.功能仿真：
将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真） 4.逻辑综合：
将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式。逻辑综合软件会生成.edf或.edif 的EDA工业标准文件。 5.布局布线：
将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放PLD/FPGA内。 6.时序仿真：
需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真） 通常以上过程可以都在PLD/FPGA厂家提供的开发工具。 7.烧写器件
2 CPLD
简介
CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件是从PAL和GAL器件发
展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
CPLD的特点：
它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。
3 maxpluse简介
Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统
(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。
MaxpluseII设计流程 1.设计输入
在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初，
Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。
2.设计编译
设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设
计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。 3.设计仿真
需要利用在布局布线中获得的精确参数再次验证电路的时序
4.分析时间
该功能可以分析各信号到输出端的时间迟延，可以给出迟延矩阵和最高工作频率。 5.器件编程
当设计全部完成后，就可以将生成的目标文件下载到芯片，实际验证实际的准确性。
4 设计原理及方法
原理：基于需要使用具有记忆功能的基本逻辑单元，能够存储1位二值信号的基本单元电路而制成触发器，而触发器必须具备以下基本特征：
1、 具有两个能自行保持的稳定状态，用以表示逻辑状态的0和1，或二进制数的0
和1.
2、 在触发信号的操作下，根据不同信号输入可置成1或0状态。
然而根据功能的要求：当控制信号T=1时，每来一个时钟信号它的状态就翻转一次； 当控制信号T=0时，时钟信号到达后它的状态保持不变。 因此，制作出T触发器。