发布时间 : 星期四 文章可编程器件课程设计选题更新完毕开始阅读a57ec3fdf705cc17552709b4
可编程器件课程设计选题
课题一 自动售邮票机
1、课题说明：
本课题的任务就是设计一个自动售邮票机。 2、设计内容：
（a）需求分析，确定总体框架；
（b）分模块具体设计，给出源文件(VHDL或Verilog)； （c）对设计电路进行软件仿真与硬件测试。 3、设计要求：
（a）机器能自动识别硬币金额，最大为一元，最小为一角。购票者可选择的邮票面值有一元和五角两种，每次只能售出一枚邮票；
（b）购票时先选择邮票面值后投币，当投入的硬币总金额达到或超过邮票面值时，机器应发出指示并拒收继续投入的硬币；
（c）购票者投币后，按动确认键，机器将发出邮票和找零硬币，若所投金额不足，则发出欠资指示。在欠资情况下，购票者可以继续投币购票，也可按取消键，则机器将退出所投入的全部金额；
（d）找零或退币时，按从大到小原则处理，即总金额超过1元时，应找出1元硬币，金额低于1元但超过5角时，应找出5角硬币，不足5角时，方才找出1角硬币； 4、设计提示：
根据设计要求画出状态转移图，并用VHDL或Verilog来实现此状态转移图。
课题二 8位二进制乘法电路
1、课题说明：
纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器。本课题的任务就是设计一个由8位加法器构成的以时序逻辑方式工作的8位乘法器。其特点是占用硬件资源少。其工作原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0,左移后以全零相加，直至被乘数的最高位。图3-39清楚地说明了此乘法器的工作原理。 2、设计内容：
（a）需求分析，确定总体框架；
（b）分模块具体设计，给出源文件(VHDL或Verilog)； （c）对设计电路进行软件仿真与硬件测试。 3、设计要求：
利用逐项移位相加原理来实现8位乘法器 4、设计提示：
利用8位加法器与移位寄存器参照图3-52来实现8位乘法器；
图3-39 8X8位乘法器电路原理图
课题三 乐曲演奏电路设计
1、课题说明：
与利用微处理器来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，本课题的任务是利用EDA工具和硬件描述语言来设计一个可以自动播放乐曲的电路。 2、设计内容：
（a）需求分析，确定总体框架；
（b）分模块具体设计，给出源文件(VHDL或Verilog源程序)； （c）对设计电路进行软件仿真与硬件测试。 3、设计要求：
（a）能够自动播放设计好的乐曲； （b）至少能选择播放二个以上的乐曲； (c) 能选择播放的曲目 4、设计提示：
组成乐曲的每个音符的发音频率及其持续的时间是乐曲能连续演奏的两个基本要素。所以，硬件电路只要能够控制发音频率及持续的时间就可以实现乐曲的演奏。乐曲演奏电路逻辑图如图3-40所示，其中，NOTETABS模块用于存贮乐曲的曲谱和控制乐曲演奏的节拍；TONETABA模块根据乐谱输出分频预置数，供SPEAKER模块使用，音符与频率的关系参照表2-15；SPEAKER实质上就是一个分频器，它通过给定的分频预置数进行分频。
图3-40 乐曲演奏电路逻辑图
课题四 VGA显示器彩条信号发生器设计
1、课题说明：
利用可编程器件FPGA实现彩色显示控制器在工业现场有许多实际应用。本课题的任务是设计一个基于FPGA器件的VGA控制器，该控制器可以实现显示器的条纹信号，方格信号。
2、设计内容：
（a）掌握电视信号的基础知识；
（b）分模块具体设计，给出源文件(VHDL或Verilog源程序)； （c）对设计电路进行仿真与测试。 3、设计要求：
（a）在ModelSim环境下实现控制器的仿真；
（b）在QuartusII环境下实现对vga信号发生器的设计；
（c）在vga显示器上显示出所设计出的条纹信号，方格信号； 4、设计提示：
（a）了解行场信号的关系；
（b）了解行场正程、消隐的时间； （c）利用分频器来设计实现；
课题五 8位十进制频率计设计
1、课题说明：
频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。本课题的任务是利用这一原理设计实现一个8位十进制频率计。 2、设计内容：
（a）掌握频率计的基本工作原理；
（b）分模块具体设计，给出源文件(VHDL或Verilog源程序)； （c）对设计电路进行仿真与测试。 3、设计要求：
（a）设计实现一个8位十进制频率计； （b）测量频率范围为10Hz-50MHz； 4、设计提示：
图3-41 测频控制信号发生器的工作时序
利用8个十进制计数器、分频器和32位寄存器，结合测频控制电路实现。测频控制电
路的工作时序如图3-41所示，利用分频器将1Hz的信号分频为正负脉宽都是1秒的信号cnt_en；将cnt_en信号取反，得到load信号；将1Hz信号与cnt_en信号通过或非门得到rst_cnt信号。当cnt_en为高电平时十进制计数器开始计数，cnt_en低电平时计数终止。当load信号上升沿时，将计数的结果锁存到寄存器，供数码管显示；当rst_cnt信号上升沿时，计数器清零，为下一次计数作准备。
课题六 简易波形发生器设计
1、课题说明：
本课题的任务是设计一台简易波形发生器。 2、设计内容：
（a）需求分析，确定总体框架；
（b）分模块具体设计，给出源文件(VHDL或Verilog源程序)； （c）对设计电路进行仿真与测试。 3、设计要求：
（a）波形发生器能够产生正弦波、方波或三角波、AM、FM调制信号和二进制PSK、ASK信号；
（b）在1kHz~10MHz的范围内以100Hz的步进调整 4、设计提示：
采用DDS原理来实现此波形发生器
图3-42 DDS系统模型
课题七 RS232通讯接口
1、课题说明：
RS232异步通迅在智能仪表、工业自动控制系统和通信设备中有着广泛的应用。本课题的任务是利用硬件描述语言在FPGA中实现RS232模块。 2、设计内容：
（a）需求分析，确定总体框架；
（b）分模块具体设计，给出源文件(VHDL或Verilog源程序)； （c）对设计电路进行仿真与测试。 3、设计要求：
（a）在FPGA中实现RS232异步通讯模块； （b）利用所设计的通迅接口与pc机进行通迅； 4、设计提示：