发布时间 : 星期三 文章vhdl基础复习题更新完毕开始阅读a63d90a2f524ccbff121842f
40、在VHDL中，IF语句中至少应有1个条件句，条件句必须由（ C ）表达式构成。
A.BIT B.STD_LOGIC C.BOOLEAN D.任意
41、在VHDL的CASE语句中，条件句中的“=>”不是操作符，它只相当于（ B ）的作用。
A.IF B.THEN C.AND D.OR
42、在VHDL的FOR---LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部变量，（ B ）事先声明。
A.必须 B.不必 C.其类型要 D.其属性要
43、在VHDL中，含WAIT语句的进程PROCESS的括弧中（ B ）再加敏感信号，否则是非法的。
A.可以 B.不能 C.任意 D.只能
44、在VHDL的并行语句之间，可以用（ C ）来传送往来信息。
A.变量 B.变量和信号 C.信号 D.常量
45、在VHDL中，PROCESS结构是由（ A ）语句组成的。
A.顺序 B.顺序和并行 C.并行 D.任何
46、VHDL的块语句是并行语句结构，它的内部是由（ C ）语句构成的。
A.顺序和并行 B.顺序 C.并行 D.任意
47、在VHDL中，条件信号赋值语句WHEN—ELSE属于（ C ）语句。
A.顺序兼并行 B.顺序 C.并行 D.任意
48、在元件例化(COMPONENT）语句中，有（ D ）符号实现名称映射，将例化元件端口声明语句中的信号名与PORT MAP（ ）中的信号名关联起来。
A.= B. := C.<= D.=>
49、VHDL的WORK库是用户设计的现行工作库，用于存放（ A ）的工程项目。
A.用户自己设计 B.公用程序 C.共享数据 D.图形文件 50、
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：_______D A．PROCESS为一无限循环语句
B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动 C．当前进程中声明的变量不可用于其他进程
D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成 51、下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________B
A．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计 B．原理图输入设计方法一般是一种自底向上的设计方法 C．原理图输入设计方法无法对电路进行功能描述 D．原理图输入设计方法不适合进行层次化设计
52、对于信号和变量的说法，哪一个是不正确的：_________A
A．信号用于作为进程中局部数据存储单元
B．变量的赋值是立即完成的
C．信号在整个结构体内的任何地方都能适用 D．变量和信号的赋值符号不一样
53、VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：_______D
A．IEEE库 B．VITAL库 C．STD库 D．WORK工作库
54、下列语句中，不属于并行语句的是：_______B
A．进程语句 B．CASE语句 C．元件例化语句 D．WHEN?ELSE?语句
55、IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。A
A .软IP B.固IP C.硬IP D.都不是
56、综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是
错误的。D
a) 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程； b) 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结
构相映射的网表文件；
c) 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综
合约束；
d) 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映
射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。 57、大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作
原理的描述中，正确的是__C__。
a) FPGA是基于乘积项结构的可编程逻辑器件； b) FPGA是全称为复杂可编程逻辑器件；
c) 基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
d) 在Altera公司生产的器件中，MAX7000系列属FPGA结构。 58、进程中的变量赋值语句，其变量更新是_________。A a) 立即完成； b) 按顺序完成； c) 在进程的最后完成； 都不对。
59、VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体
与结构体两部分，结构体描述___________。D a) 器件外部特性； b) 器件的综合约束；
c) 器件外部特性与内部功能； d) 器件的内部功能。
60、不完整的IF语句，其综合结果可实现________。A
A. 时序逻辑电路 C. 双向电路 A. Max+Plus II B. ModelSim C. Quartus II Synplify
62、 进程中的信号赋值语句，其信号更新是___C____。 a) 按顺序完成； b) 比变量更快完成； c) 在进程的最后完成；
都不对。 五、简答题
1、简述元件例化语句的作用，组成及格式。
答：把已经设计好的设计实体称为一个元件或一个模块，它可以被高层次的设计引用。引用时就会用到元件声明和元件例化语句。二者缺一不可。
1）元件声明 COMPONENT 元件实体名 PORT （元件端口信息）； END COMPONENT； 2）元件例化
例化名：元件名 PORT MAP （端口列表）
B. 组合逻辑电路 D. 三态控制电路
61、下列EDA软件中，哪一个不具有逻辑综合功能：________。B
2、简述VHDL的程序结构
答：
1）USE定义区 2）PACKAGE定义区 3）ENTITY定义区
4）ARCHITECTURE定义区 5）CONFIGURATION定义区
3、写出ENTITY定义区的命令格式，并叙述它的作用是什么？
答：格式： ENTITY 实体名 IS PORT（端口表）；
END [ENTITY] 实体名；
实体说明作用：用来描述电路器件的外部情况及各信号端口的基本性质。 4、写出ARCHITECTURE定义区的命令格式，并叙述它的作用是什么？
答：格式： ARCHITECTURE 结构体名 OF 实体名 IS [说明语句；] [BEGIN 并行语句；]
END [ARCHITECTURE] [结构体名]；
作用：通过若干并行语句来描述设计实体的逻辑功能（行为描述）或内部电路结构（结构描述），从而建立设计实体输出与输入之间的关系。 5、VHDL子程序有什么作用？它有哪两种方式？
答：子程序（Subprograms）作用:由一组顺序语句组成，是为了在程序中重复使用而设立的。VHDL中的子程序包括过程（PROCEDURE）和函数（FUNCTION）等两类
6、 简述 CPLD的结构。
答：CPLD的基本结构由可编程逻辑阵列（LAB）、可编程I/O控制模块和可编程内部连线（PIA）等三部分组成。
1．可编程逻辑阵列（LAB）
可编程逻辑阵列又若干个可编程逻辑宏单元（Logic Macro Cell，LMC）组成， LMC内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。
2．可编程I/O单元（IOC）