发布时间 : 星期三 文章计算机组成原理课件2更新完毕开始阅读a76de07bad02de80d4d84057
真值表：
逻辑表达式如下：
Si?Ai?Bi?Ci
Ci?1?AiBi?BiCi?CiAi?AiBi?(Ai?Bi)Ci
可得，电路图为：
记为：
n个一位全加器串联可构成多位加法器。
3. n位行波进位的补码加法/减法器
掌握以下几点：
? 方式控制M如何实现加法/减法控制的。 ? 如何判断溢出的。
4. n位行波进位的补码加法/减法器的时间延迟 延迟时间：从产生输入到得到稳定输出的最长时间。
一般以一个“与非”门或“或非”门的时间延迟作为度量单位，记为T。 “与非”门，“或非”门：T “异或”门：3T
求解n位行波进位的补码加法/减法器的时间延迟： ①Cn的延迟：
C1=3T+3T+2T=6T+2T C2=C1+2T=6T+2T+2T
同理：Cn=6T+2T*n ②Sn-1的延迟： Sn-1=Cn-1+3T
=6T+2T*(n-1)+3T =9T+2T*(n-1)
③n位行波进位的补码加法/减法器的时间延迟：
考虑溢出：即为Cn的延迟+溢出判断异或门的延迟 即ta=9T+2T*n
不考虑溢出：即为Cn延迟和Sn-1延迟中的最大者 即ta=9T+2T*（n-1）
2.3定点乘法运算
2.3.1原码并行乘法 1. 定点数乘法规则
符号位：被乘数与乘数符号位的异或。 数值部分：与十进制乘法类似。 2. 不带符号位的阵列乘法器 设两个不带符号的二进制数
A=am-1……a1a0 B=bn-1……b1b0 A*B:
由此可知：
? 其中每个部分乘积项aibj由一个与门构成，故需要m*n个与门； ? 结果P由乘法阵列完成；
m*n位不带符号的阵列乘法器逻辑图如下：