发布时间 : 星期五 文章基于UPF的低功耗设计的逻辑综合更新完毕开始阅读ad58ddfe1611cc7931b765ce0508763231127484
龙源期刊网 http://www.qikan.com.cn
基于UPF的低功耗设计的逻辑综合
作者：刘毅,吴秀龙,柯烈金
来源：《电脑知识与技术》2011年第16期
摘要：文章介绍基于UPF的低功耗设计中，各种实现低功耗的策略。并着重介绍UPF的相关命令及其意义及使用，然后说明UPF低功耗流程中的逻辑综合及步骤。最后给出总结，以及一些在低功耗下逻辑综合的经验。 关键词：低功耗设计；逻辑综合；UPF
中图分类号：TP302文献标识码：A文章编号：1009-3044(2011)16-3955-02 UPF-based Logic Synthesis of Low-Power Design LIU Yi, WU Xiu-long, KE Lie-jin
(School of Electronics and Information Engineering, Anhui University, Hefei 230601, China) Abstract: This paper introduces some implementation strategies for UPF-based low-power
designs, especially significance and usage of correlative UPF commands. Then it explains UPF-based logic synthesis of low-power design and its steps. Finally given the summary and some experience of low-power logic synthesis.
Key words: low-power design; logic synthesis; UPF
随着SOC(片上系统)的集成度的扩大和时钟频率的提高，以及便携式的应用的需求片的功耗和面积要求越来越高。面积制约着芯片的成本，功耗决定芯片的可靠性以及便携设备的电池寿命。所以在便携式设备上，低功耗设计变得越来越必不可少。传统的低功耗技术，有控时钟，多阈值电压技术等。其中门控时钟是最常用的低功耗技术，是在逻辑综合的时候插入门控时钟单元，这样使得当enable无效的情况下，关断寄存器的时钟，使之不翻转，从而减小动态功耗。而多阈值电压技术主要用于减小泄漏功耗，在65nm工艺及以后，泄漏功耗也成为芯片功耗的一个重要组成部分，优化泄漏功耗主要通过在非关键路径使用高阈值电压的逻辑器件。 但这些已满足不了现今低功耗设计的要求。先进低功耗技术有：多电源多电压技术，电源门控技术，动态电压与频率调节技术等[1]。
1) 多电源多电压(Multi-source Multi- voltage)：可以有效地降低动态功耗。所谓多电源是指不同的逻辑模块处于不同的电源域中，由不同的电源供电。这样可以根据各个模块性能的要求不同，采用不同的电压。对于频率要求比较高的模块，可以采用高电压，而一些相对低频的模块则可采用低电压。但不同电压域之间的信号交互则需要加入电平转换单元（level shifter）。