发布时间 : 星期三 文章计算机组成原理试题及答案(1)更新完毕开始阅读af68afa13169a4517723a3c7
向CPU申请程序中断，标志数据块传送结束。
六、（10分）
方法一：
答：地址空间描述如下： ROM对应的空间：
1111 1111 1111 1111 1111 0000 0000 0000 RAM对应的空间：
1110 1111 1111 1111 1110 1000 0000 0000
选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片 ROM芯片1：
1111 1111 1111 1111 1111 1000 0000 0000 ROM芯片2：
1111 0111 1111 1111 1111 0000 0000 0000 RAM芯片1、2：（位扩展）
1110 1111 1111 1111 1110 1000 0000 0000 CPU与存储器连接图见下页：
A15&A14A13A12A11CPUA10-A0CSROM1D7-D0D7-D0RDROM2D7-D0RDCSOERAM1D7-D4CSOEWERAM2D3-D0WEG1G2AG2BCBAY7Y6Y0
方法二：
答：地址空间描述如下： ROM对应的空间：
第 9 页 共 9 页 1111 1111 1111 1111 1111 0000 0000 0000 RAM对应的空间：
1110 1111 1111 1111 1110 1000 0000 0000
选择ROM芯片为4K×8位的一片，RAM芯片为2K×4位的两片
R/WMREQA15A14A13A12A11A10Y7Y6Y5Y4Y3Y2Y1Y0&CPUG1G2AG2BCBA&A0A11ROMA0D0A10RAMA0A10RAMA0D0D7D4D3D0D7D7D4D3
第 10 页 共 10 页 七、（10分）
答：
组合逻辑设计的微操作命令： 取指：
T0：PC → MAR
T1：M[MAR] → MDR, PC+1 → PC
T2：MDR → IR, OP[IR] → 微操作形成部件
执行：
T0：SP → MAR T1：M[MAR] → MDR
T2：MDR → PC, SP+1 → SP
微程序设计的微操作命令： 取指微程序： T0：PC → MAR
T1：Ad[CMIR] → CMAR
T2：M[MAR] → MDR, PC+1 → PC T3：Ad[CMIR] → CMAR
T4：MDR → IR, OP[IR] → 微操作形成部件 T5：OP[IR] → CMAR
中断返回微程序： T0：SP → MAR
T1：Ad[CMIR] → CMAR T2：M[MAR] → MDR T3：Ad[CMIR] → CMAR
T4：MDR → PC, SP+1 → SP T5：Ad[CMIR] → CMAR
第 11 页 共 11 页 八、（8分）
答：
针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度； 针对控制器，可以通过指令流水或超标量设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度；
针对运算器，可以对运算方法加以改进，如进位链、两位乘除法； 针对I/O系统，可以运用DMA技术来减少CPU对外设访问的干预。
1．设[x]补=x0.x 1x2…xn 。求证：[x]补=2 x 0+ x，其中
0 （1> X ≥0）
x 0=
1 （0> X >-1）
2．某机字长32位，定位表示，尾数31位，数符1位，问：
(1) 定点原码整数表示时，最大正数是多少？最小负数是多少？ (2) 定点原码小数表示时，最大正数是多少？最小负数是多少？
3．如图B17.1表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容
量为8个存贮单元，问：
（1）CPU按虚地址1去访问主存时主存的实地址码是多少？ （2）当CPU按虚地址2去访问主存时主存的实地址码是多少？ （3）当CPU按虚地址3去访问主存时主存的实地址码是多少？
4．某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示， a-j分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。
第 12 页 共 12 页